Pat

J-GLOBAL ID：200903076211768101

ヘテロ接合電界効果トランジスタ

Inventor： 野村 剛彦 ,  池田 正清
Applicant, Patent owner： 古河電気工業株式会社
Gazette classification：公開公報
Application number (International application number)：1994093806
Publication number (International publication number)：1995283396
Application date： Apr. 06, 1994
Publication date： Oct. 27, 1995
Summary：

【要約】【目的】 製造プロセスにおける熱的な不安定性が低減し、相互コンダクタンスの低下を防ぐことができるヘテロ接合電界効果トランジスタを提供する。【構成】 InP基板10上に、3-5族化合物半導体からなるチャンネル層12、電子供給層14、ショットキーコンタクト層20を順次積層してなり、前記ショットキーコンタクト層20上にゲート電極17を有するヘテロ接合電界効果トランジスタにおいて、前記ショットキーコンタクト層20を、In<SB>y </SB>(Al<SB>x</SB>Ga<SB>1-X </SB>)<SB>1-y </SB>As(0.2<x<0.4)で構成する。

Claim (excerpt)：

InP基板上に、3-5族化合物半導体からなるチャンネル層、InAlAsからなる電子供給層、ショットキーコンタクト層を順次積層してなり、前記ショットキーコンタクト層上にゲート電極を有するヘテロ接合電界効果トランジスタにおいて、前記ショットキーコンタクト層は、In<SB>y </SB>(Al<SB>x</SB>Ga<SB>1-X </SB>)<SB>1-y </SB>As(0.2<x<0.4)からなることを特徴とするヘテロ接合電界効果トランジスタ。

IPC (3)：

H01L 29/778 ,  H01L 21/338 ,  H01L 29/812