薄膜トランジスタの製造方法

Inventor： , ,
Applicant, Patent owner：
Agent (1)：岡本啓三
Gazette classification：公開公報
Application number (International application number)：1993009866
Publication number (International publication number)：1994224219
Application date： Jan. 25, 1993
Publication date： Aug. 12, 1994
Summary：

【要約】 (修正有)【目的】薄膜トランジスタの製造方法に関し、動作半導体層のうち電極に接続される領域の不純物のプロファイルを精度良く、簡便に制御すること。【構成】TFTのソース・ドレイン電極41s、41dと動作半導体層との接合部分に、気相成長法により形成した不純物含有半導体層を形成し、その半導体層の不純物濃度について、ソース・ドレイン電極に近づくほど高濃度になるように構成する。

Claim (excerpt)：

基板(1)の上に半導体膜(3)を形成する工程と、前記半導体膜(3)の上にゲート絶縁膜(23)を介してゲート電極(24)を形成する工程と、前記ゲート電極(24)の両側の前記半導体層(3)に不純物を導入して不純物導入層(26,27)を形成する工程と、気相成長法により、前記不純物導入層(26,27)よりも高濃度の不純物を含有する不純物含有半導体膜(29)を前記不純物導入層(26,27)の上に成長する工程と、前記不純物含有半導体膜(26,27)の上にソース・ドレイン電極(31s,31d)を形成する工程とを有することを特徴とする薄膜トランジスタの製造方法。

IPC (2)：

H01L 21/336 , H01L 29/784

FI (2)：

H01L 29/78 311 P , H01L 29/78 311 G

Patent cited by the Patent：

Cited by examiner (5)

特開平4-323875
特開平4-236465
特開平3-234025

Show all

Return to Previous Page