Pat

J-GLOBAL ID：200903076250947129

半導体素子およびその製造方法

Inventor： ▲とみ▼永 隆行 ,  榊原 伸義 ,  長谷部 裕治
Applicant, Patent owner： 日本電装株式会社
Agent (1)： 伊藤 求馬
Gazette classification：公開公報
Application number (International application number)：1991190732
Publication number (International publication number)：1993013430
Application date： Jul. 04, 1991
Publication date： Jan. 22, 1993
Summary：

【要約】【目的】 本発明は、素子の微細化が進んだ場合にも十分に電界を緩和することが可能で、信頼性の高い半導体素子を得るものである。【構成】 本発明の半導体素子は、一導電型の半導体基板1表面に、所定間隔をおいて形成され、上記半導体基板1とは逆の導電型を有するソースおよびドレイン領域7、8と、これらソース領域7およびドレイン領域8間の上記半導体基板1上にゲート絶縁膜2を介して形成されたゲート電極3を具備する。上記ソース領域7とドレイン領域8の間には、これら領域に隣接するとともに、隣接するソースまたはドレイン領域7、8から離れるに従って不純物濃度が連続的に変化して低くなる低濃度領域91を設けてある。

Claim (excerpt)：

一導電型の半導体基板表面に、所定間隔をおいて形成され、上記半導体基板とは逆の導電型を有するソースおよびドレイン領域と、これらソース領域およびドレイン領域間の上記半導体基板上にゲート絶縁膜を介して形成されたゲート電極を具備し、上記ソース領域とドレイン領域の間に、これら領域に隣接するとともに、隣接するソースまたはドレイン領域から離れるに従って不純物濃度が連続的に低下する低濃度領域を設けたことを特徴とする半導体素子。

IPC (3)：

H01L 21/336 ,  H01L 29/784 ,  H01L 21/265

FI (3)：

H01L 29/78 301 L ,  H01L 21/265 Z ,  H01L 21/265 A