Pat
J-GLOBAL ID：200903076316683551
半導体装置のマスクレイアウト設計方法
Inventor：
,
Applicant, Patent owner：
Agent (1)：
小鍜治 明 (外2名)
Gazette classification：公開公報
Application number (International application number)：1994268697
Publication number (International publication number)：1996129576
Application date： Nov. 01, 1994
Publication date： May. 21, 1996
Summary：
【要約】【目的】 半導体装置のレイアウト設計において、スキューと遅延値を低減する。【構成】 ブロック配置工程101でブロックとブロック間の配線チャネルの大きさと形状を見積り、ブロックの配置処理を行ない、ブロック内配置配線工程102で各ブロックの内部を配置配線する。階層展開工程103で半導体装置の全ブロックを展開し、クロック配線工程104でクロック発生源から展開したブロックのクロック端子までのスキューが最小となるようクロック配線を行ない、クロック配線情報抽出工程105でクロック配線の情報を抽出する。抽出したクロック配線の情報を使用し、ブロック内再配線工程106でブロック内の配線を再度実行し、ブロック間配線工程107でブロック間の配線を行なう。
Claim (excerpt)：
ブロックとブロック間の配線チャネルの大きさや形状を見積もり、ブロックの配置処理を行なうブロック配置工程と、前記ブロック配置工程後に、予め設計されたマクロブロックを除く各ブロック内部のセルの配置と配線処理を行なうブロック内配置配線工程と、前記ブロック内配置配線工程後に、すべてのブロックの階層を展開する階層展開工程と、前記階層展開工程後に、クロック入力を必要とするクロック端子の位置や負荷などの情報を抽出し、クロック発生源から各クロック端子までのスキューが最小になるようにクロックの配線のみを行なうクロック配線工程と、クロック配線工程後に、敷設されたクロック配線の情報を抽出するクロック配線抽出工程と、クロック配線情報抽出工程後に、抽出されたクロック配線情報を制約条件としたブロック内部の配線処理を行なうブロック内再配線工程と、ブロック内再配線工程後に、再配線された各ブロック間の配線チャネルを前記クロック配線情報抽出工程で抽出されたクロック配線情報を制約条件とし、ブロック間の配線を行なうブロック間配線工程を含むことを特徴とするマスクレイアウト設計方法。
IPC (4)：
G06F 17/50
, H01L 21/82
, H01L 27/04
, H01L 21/822
G06F 15/60 658 K
, H01L 21/82 B
, H01L 21/82 W
, H01L 27/04 A
