Pat

J-GLOBAL ID：200903076365150658

パターン形成方法及びそれを利用した半導体記憶装置の製造方法

Inventor： 西川 学 ,  馬渕 勝司
Applicant, Patent owner： 三洋電機株式会社
Agent (1)： 西野 卓嗣
Gazette classification：公開公報
Application number (International application number)：1993276730
Publication number (International publication number)：1995130631
Application date： Nov. 05, 1993
Publication date： May. 19, 1995
Summary：

【要約】【目的】 工程数を削減しつつ、光リソグラフィ技術の限界を越えた微細幅のパターンを形成すること。【構成】 レジスト膜3に紫外線光を照射すると、レジスト膜3は周囲から徐々に硬化していくので、この紫外線光の照射を調整することで、このレジスト膜3の上面部4及び側面部5に硬化部を形成することができる。その後、レジスト膜3上面部4を除去することにより、レジスト膜3内部の未硬化部6を露出させ且つこれを除去すると、硬化した側面部5のみが残存する。この、側面部5の幅は、紫外線光の調整しだいで自由に設定できるので、リソグラフィ以下の寸法も可能となる。この技術により作成されたパターンは、スタック型キャパシタの下部電極に凹凸を設けて、その表面積を拡大し、蓄積容量を増大させるためのマスクとして利用できる。

Claim (excerpt)：

パターン形成領域の上にレジスト膜を形成する工程と、このレジスト膜の上面及び側面に硬化部を形成する工程と、前記レジスト膜上面の硬化部を除去する工程と、前記レジスト膜内部の未硬化部分を除去してレジスト硬化パターンを形成する工程とを行うことを特徴としたパターン形成方法。

IPC (5)：

H01L 21/027 ,  G03F 7/20 502 ,  G03F 7/20 521 ,  H01L 21/8242 ,  H01L 27/108

FI (2)：

H01L 21/30 570 ,  H01L 27/10 325 C