Pat

J-GLOBAL ID：200903076408105902

半導体基板の製造方法

Inventor： 今泉 豊明
Applicant, Patent owner： 株式会社ジャパンエナジー
Agent (1)： 荒船 博司 (外1名)
Gazette classification：公開公報
Application number (International application number)：1993079760
Publication number (International publication number)：1994291058
Application date： Apr. 06, 1993
Publication date： Oct. 18, 1994
Summary：

【要約】【目的】 基板の周縁における異常成長を防止して基板上に半導体薄膜をエピタキシャル成長させることを可能ならしめる半導体基板の製造方法を提供する。【構成】 基板1の素子形成領域10に対応する部分に開口部30を有する治具3を用意し、その治具3を基板1に被せて基板1の周縁を被った状態でエピタキシャル成長を行う。或は、予め基板1の周縁及び裏面11に窒化珪素などからなる保護膜4を被着させておき、エピタキシャル成長後にこの保護膜4を除去する。この保護膜4に付いては、基板1の裏面11側からCVD等により形成する。【効果】 基板の周縁及び裏面における異常成長を生じさせることなく、基板表面上に半導体薄膜をエピタキシャル成長させることができ、極めて簡便に平坦性に優れた半導体基板を製造することができる。

Claim (excerpt)：

薄板状をなす基板の周縁を被った状態で、その基板の表面上に半導体薄膜をエピタキシャル成長させることを特徴とする半導体基板の製造方法。

IPC (3)：

H01L 21/205 ,  C30B 25/02 ,  C30B 23/08

Patent cited by the Patent：

Cited by examiner (2)

• 特開平3-034535
  
• 化合物半導体結晶の気相成長方法及びその装置
  Gazette classification：公開公報   Application number：特願平4-322997   Applicant：住友電気工業株式会社