Pat

J-GLOBAL ID：200903076424420010

ヘテロ構造ウエハの製造方法

Inventor： 中嶋 一雄
Applicant, Patent owner： 富士通株式会社
Agent (1)： 柏谷 昭司 (外1名)
Gazette classification：公開公報
Application number (International application number)：1992175143
Publication number (International publication number)：1994020953
Application date： Jul. 02, 1992
Publication date： Jan. 28, 1994
Summary：

【要約】【目的】 ヘテロ構造ウエハの製造方法に関し、例えばGaAs/Siのようなヘテロ構造ウエハを平坦に且つ容易に作成できるようにする。【構成】 格子定数を異にする第一の結晶である例えばSi半導体基板及び第二の結晶である例えばGaAs層を積層してヘテロ構造を作成し、ヘテロ界面を挟むSi半導体基板とGaAs層との格子定数及び熱膨張係数の差を解消するのに必要な転位密度並びにSi半導体基板とGaAs層の弾性定数の相違に依って生ずる歪みを解消するのに必要な転位密度を加えた全転位密度、即ち、1×106/cm±0.2×106 /cm、が前記Si半導体基板並びに前記GaAs層からなるヘテロ界面に導入されるよう熱処理を加える。

Claim (excerpt)：

格子定数を異にする第一の結晶と第二の結晶とを積層してヘテロ構造を作成する工程と、次いで、ヘテロ界面を挟む二つの異なった結晶の格子定数及び熱膨張係数の差を解消するのに必要な転位密度及びそれら結晶の弾性定数の相違に依って生ずる歪みを解消するのに必要な転位密度を加えた全転位密度が前記ヘテロ界面に導入されるよう熱処理を加える工程とが含まれてなることを特徴とするヘテロ構造ウエハの製造方法。