Pat
J-GLOBAL ID：200903076425868081
高感度加速度センサの製造方法及び高感度加速度センサ
Inventor：
,
,
,
Applicant, Patent owner：
,
Agent (1)：
安孫子 勉
Gazette classification：公開公報
Application number (International application number)：1996191649
Publication number (International publication number)：1998022514
Application date： Jul. 03, 1996
Publication date： Jan. 23, 1998
Summary：
【要約】【課題】サブミクロン範囲のキャパシタギャップの形成が安定、確実に行え、低加速度及び低角速度の検出を可能とする。【解決手段】 可動錘10bは、上下の固定電極26e,26g間で変位可能に支持梁12b,13bにより支持され、固定電極26e,26gと可動錘10bとの間でコンデンサC1,C2がそれぞれ形成されるようになっており、その容量を決定する固定電極26e,26gと可動錘10bとの間隔は、可動錘10bの近傍の包囲ストッパ19bの一部において、固定電極26e,26gと対向する面上に形成された間隙調整用シリコン酸化膜33の膜厚によって規制されるようになっている。
Claim (excerpt)：
上部絶縁基板と下部絶縁基板との間に、錘が前記上部絶縁基板と下部絶縁基板の間で変位可能に支持され、前記上部絶縁基板及び下部絶縁基板には、前記錘に対応する位置において固定電極が設けられ、前記錘の近傍であって、前記上部絶縁基板及び下部絶縁基板の各固定電極に挟まれる位置に前記錘の必要以上の変位を阻止するようにストッパが設けられ、前記上部絶縁基板と下部絶縁基板とで挟持され、少なくとも前記錘、ストッパを囲むように形成されてなる枠体を有してなる高感度加速度センサの製造方法であって、前記固定電極は、第1のシリコン基板の一方の面側に所定の面積で高濃度の不純物を注入し、高濃度の不純物を含むp型半導体膜を形成する工程と、前記第1のシリコン基板の他方の面側において、前記工程において形成されたp型半導体膜の位置に対応する位置に、シリコン酸化膜を形成する工程と、第2のシリコン基板の一方の面側において、前記第1のシリコン基板に形成されたp型半導体膜の位置に対応する部位を、当該p型半導体膜の面積よりも若干小さな開口面を有するようエッチングする工程と、前記第2のシリコン基板の一方の面側全体に金を蒸着する工程と、前記第2のシリコン基板の金が蒸着された面と、前記第1のシリコン基板のp型半導体膜が形成された面とを、前記第2のシリコン基板のシリコンがエッチングにより除去されてなる開口に前記p型半導体膜が位置するように、共晶結合させる工程と、p型半導体膜の位置に対応する部位にのみシリコン酸化膜が形成された前記第1のシリコン基板の他方の面側において、前記シリコン酸化膜が形成された以外の部位に対してシリコンエッチングを施し、この後、前記シリコン酸化膜を除去することによって、略角すい台状のシリコンを前記p型半導体膜に接合された状態に得る工程と、上部絶縁基板又は下部絶縁基板となるガラス基板の一方の面側において、前記工程により形成された略角すい台状のシリコンの部位が収納可能な凹部をガラスエッチングにより形成する工程と、前記ガラス基板の凹部に前記略角すい台状に形成されたシリコン部分を収納するように前記第2のシリコン基板の面と前記ガラス基板の面とを陽極接合する工程と、前記第2のガラス基板のシリコンをエッチングにより除去し、この後、前記ガラス基板面上の金をエッチングにより除去する工程と、を経て形成されてなる一方、前記ストッパは、第3のシリコン基板に対してシリコンエッチングを施し、枠体を形成すると共に、前記枠体と一体的にシリコンエッチングによりストッパを形成する工程と、前記ストッパの前記上部及び下部絶縁基板に対向する面上に、シリコン酸化膜を所望の膜厚に形成する工程と、を経てなることを特徴とする高感度加速度センサの製造方法。
IPC (2)：
FI (2)：
H01L 29/84 Z
, G01P 15/125
