Pat

J-GLOBAL ID：200903076602250891

半導体装置の製造方法

Inventor： 赤津 浩之 ,  灘原 壮一 ,  中尾 隆 ,  吉田 聖子
Applicant, Patent owner： インターナショナル・ビジネス・マシーンズ・コーポレイション ,  株式会社東芝
Agent (1)： 鈴江 武彦 (外3名)
Gazette classification：公開公報
Application number (International application number)：1998301037
Publication number (International publication number)：1999297811
Application date： Oct. 22, 1998
Publication date： Oct. 29, 1999
Summary：

【要約】【課題】トレンチ内に絶縁膜を埋め込む際に、トレンチ内の絶縁膜に継ぎ目や空孔が発生しないようにする。【解決手段】トレンチ15を形成し、このトレンチ内に1回目のTEOS膜18を堆積し、ウエットエッチング法により1回目のTEOS膜18をエッチバックした後に、トレンチ15内に2回目のTEOS膜21を堆積することを特徴としている。

Claim (excerpt)：

半導体基板にトレンチを形成する工程と、上記トレンチ内に絶縁膜を堆積する工程と、ウエットエッチング法により上記絶縁膜をエッチバックする工程と、上記トレンチ内に上記絶縁膜と同一材料からなる絶縁膜を堆積する工程とを具備したことを特徴とする半導体装置の製造方法。

Patent cited by the Patent：

Cited by examiner (7)

• 特開昭58-143549
  
• 特開昭58-143548
  
• 特開平4-003958
  
• 半導体記憶装置
  Gazette classification：公開公報   Application number：特願平4-278110   Applicant：株式会社東芝
• 特開昭59-182537
  
• 特開平3-153031
  
• 特開昭60-164335