Pat
J-GLOBAL ID：200903076623892222
焦電素子の製造方法
Inventor：
,
,
,
Applicant, Patent owner：
Agent (1)：
藤本 英夫
Gazette classification：公開公報
Application number (International application number)：1992103728
Publication number (International publication number)：1993281034
Application date： Mar. 30, 1992
Publication date： Oct. 29, 1993
Summary：
【要約】【目的】 各種タイプの焦電素子に対する分極処理の容易化ならびに量産性の向上が達成される焦電素子の製造方法を提供する。【構成】 絶縁板2を多数取りするための絶縁基板1に、引き出し電極6,8とダミー電極12と第1及び第2補助電極9,13を形成し、第1〜第4,7,10,11が形成された複数個の焦電体薄板3を絶縁基板に支持させ、第1電極4に引き出し電極6とFET5のゲート端子aを接続し、第2電極7に引き出し電極8を接続し、第3及び第4電極間の電気的接続部cにダミー電極を接続し、ゲート端子aとアース端子bとに高抵抗体14を接続し、補助電極間への直流電圧の印加による焦電体薄板の分極処理後に、補助電極に対する引き出し電極とダミー電極の電気的接続を分断させる状態で絶縁基板を切断する。
Claim (excerpt)：
表裏両面に電極が形成された焦電体薄板を絶縁板に支持させ、表裏一方の電極をFETのゲート端子に且つ他方の電極をアース端子にそれぞれ電気的に接続すると共に、前記ゲート端子とアース端子とにわたって高抵抗体を接続させた状態で両端子間に直流電圧を印加させて、前記焦電体薄板を表裏の電極間で部分的に分極処理させる焦電素子の製造方法であって、前記絶縁板を多数取りするための絶縁基板に、ゲート端子用とアース端子用の引き出し電極と、各引き出し電極が各別に並列接続された補助電極とを、所定間隔置きに形成すると共に、各引き出し電極に相対応させて前記絶縁基板に複数個の焦電体薄板を支持させて、焦電体薄板の表裏一方の電極にゲート端子用の引き出し電極とFETのゲート端子とを電気的に接続すると共に、表裏他方の電極にアース端子用の引き出し電極を電気的に接続し、かつ、前記ゲート端子とアース端子とにわたって高抵抗体を接続させた状態で前記補助電極間に直流電圧を印加させて、前記焦電体薄板を部分的に分極処理させて後に、当該補助電極に対する各引き出し電極の電気的接続を分断させる状態で、前記絶縁基板を所定の焦電体薄板まわりで切断することを特徴とする焦電素子の製造方法。
IPC (3)：
G01J 1/02
, G01J 5/02
, H01L 37/02
