Pat

J-GLOBAL ID：200903076717327162

半導体装置の製造方法

Inventor： 広田 匡紀 ,  布施 マリオ
Applicant, Patent owner： 富士ゼロックス株式会社
Agent (1)： 阪本 清孝 (外1名)
Gazette classification：公開公報
Application number (International application number)：1992125363
Publication number (International publication number)：1993299656
Application date： Apr. 20, 1992
Publication date： Nov. 12, 1993
Summary：

【要約】【目的】 半導体装置の製造方法において、低温処理のみで半導体層とシリコン酸化膜との界面特性を良好とすることができる。【構成】 ガラス基板1上に半導体層2を着膜する第1の工程と、該半導体膜2上にシリコン酸化膜31を堆積する第2の工程と、該シリコン酸化膜31上から電子サイクロトロンの共鳴による酸化プラズマを照射し前記シリコン酸化膜31と前記半導体膜2との界面部分の半導体層2を酸化してストイキオメトリックな酸化シリコン層32を形成する第3の工程と、を具備することにより、シリコン酸化膜31及び酸化シリコン層32の形成を低温で行なうことができるとともに、酸化シリコン層32を介在させることにより界面特性を良好とすることができる。

Claim (excerpt)：

絶縁性基板上にシリコンを主体とする半導体層を形成する第1の工程と、該半導体層上に化学的気相成長法によりシリコン酸化膜を堆積する第2の工程と、該シリコン酸化膜上から電子サイクロトロンの共鳴による酸化プラズマを照射し前記シリコン酸化膜と前記半導体層との界面部分の半導体部分を酸化してストイキオメトリックな酸化シリコン層を形成する第3の工程と、を具備することを特徴とする半導体装置の製造方法。

IPC (3)：

H01L 29/784 ,  H01L 21/324 ,  H01L 27/12