半導体集積回路装置

Inventor：
Applicant, Patent owner：
Agent (1)：若林忠
Gazette classification：公開公報
Application number (International application number)：1993184110
Publication number (International publication number)：1995044415
Application date： Jul. 26, 1993
Publication date： Feb. 14, 1995
Summary：

【要約】【目的】個別の機能ブロックのテストパターンの共通化を計り、テスト信号線の本数を減少する。【構成】各機能ブロック101〜103にテスト入力バス134とテスト出力バス135をバス接続し、各機能ブロックの入力、出力または入出力端子回路120がテスト制御ブロック101を通じて指定される通常動作モード、テスト対象モード、テスト非対象モードに応じて個別に通常信号回路とテスト信号回路を切替える。

Claim (excerpt)：

複数の機能ブロックが1チップ上に形成される半導体集積回路装置において、外部からの指定により通常モードとテストモードを切替え、テストモード時に各機能ブロックごとにテスト対象かテスト非対象かを指示するテストモード制御回路と、前記チップに対して、通常モード時に通常信号を入力し、テストモード時にはテスト信号を入力するチップの入力端子回路と、通常モード時に通常信号を出力し、テストモード時にはテスト信号を出力するチップの出力端子回路と、通常モード時に通常信号を入出力し、テストモード時にはテスト信号を入出力するとともに通常信号の入出力を電気的に遮断するチップの入出力端子回路と、前記各機能ブロックに対して、通常モード時に通常信号を入力し、テストモード時でテスト対象の場合はテスト信号を入力するブロック入力端子回路と、通常モード時に通常信号を出力し、テストモード時でテスト対象の場合はテスト信号回路にテスト信号を出力し、テスト非対象の場合はテスト信号の出力回路を電気的に遮断するブロック出力端子回路と、通常モード時に通常信号を入出力し、テストモード時でテスト対象の場合は通常信号の回路との接続を電気的に遮断しテスト入力信号とテスト出力信号とを入力および出力し、テスト非対象の場合は通常信号、テスト入力信号およびテスト出力信号を電気的に遮断するブロック入出力端子回路とを有し、各ブロック入力端子回路のテスト入力信号の数のうちの最大の数以下のテスト入力信号バスと、各ブロック出力端子回路のテスト出力信号の数のうちの最大の数以下のテスト出力信号バスとに前記全ての機能ブロックがそれぞれバス結合され、前記テスト入力バスがチップの入力端子回路のテスト信号に、前記テスト出力バスがチップの出力端子回路のテスト信号にそれぞれ接続された後に、チップの入力端子回路または出力端子回路のテスト信号の数が不足するときは、チップの入出力端子回路のテスト信号の入力または出力に接続されることを特徴とする半導体集積回路装置。

IPC (6)：

G06F 11/22 330 , H01L 21/66 , H01L 21/82 , H01L 27/04 , H01L 21/822 , H01L 27/10 491

FI (3)：

H01L 21/82 T , H01L 27/04 U , H01L 27/04 T

Patent cited by the Patent：

Cited by examiner (4)

特開平4-042329
特開平4-148343
特開平2-163840

Show all

Return to Previous Page