Pat

J-GLOBAL ID：200903076893461070

半導体装置における埋め込み配線の形成方法

Inventor： 水村 章
Applicant, Patent owner： ソニー株式会社
Agent (1)： 松隈 秀盛
Gazette classification：公開公報
Application number (International application number)：1996324290
Publication number (International publication number)：1998163316
Application date： Dec. 04, 1996
Publication date： Jun. 19, 1998
Summary：

【要約】【課題】 多層配線構造の半導体装置において、コンタクトホールの内径の大きさや溝の幅の大きさの如何にかかわらず、コンタクトホール形成用のレジストパターンの位置合わせにずれに影響されずに一定の形状の埋め込み配線を形成するを方法を提供する。【解決手段】 導電体層1の上方の層間絶縁膜2c,2dに溝4を形成し、溝4の側面を層間絶縁膜2cに対するエッチング選択性を有する材料から成る膜6で覆う。次に溝4の幅よりも大きい内径の貫通孔を有するレジストパターン7をマスクとして溝4の下の層間絶縁膜2b,2aをエッチングして、導電体層1に到達するコンタクトホール8を形成する。次に溝4及びコンタクトホール8を埋め込む状態で導電性材料から成る膜を形成し、この膜を層間絶縁膜2dの上面が露出する位置まで除去して埋め込み配線9を形成する。

Claim (excerpt)：

導電体層の上方に層間絶縁膜を挟んで上層配線が形成され、かつ前記上層配線と前記導電体層との間に導電性を有する柱状のコンタクト部が介装されてなる多層配線構造を有する半導体装置において、前記上層配線を前記層間絶縁膜に埋め込んで形成する方法であって、前記絶縁層間膜に溝を形成する第1の工程と、少なくとも前記溝の側面及び該溝の周辺における前記層間絶縁膜の表面を、該層間絶縁膜に対するエッチング選択性を有する材料から成る膜で覆う第2の工程と、前記溝の下の前記層間絶縁膜を前記導電体層までエッチングすることにより、該導電体層に到達するコンタクトホールを形成する第3の工程と、前記溝及び前記コンタクトホールを埋め込む状態で、前記層間絶縁膜上に導電性材料から成る膜を形成する第4の工程と、前記導電性材料から成る膜を、前記層間絶縁膜の上面が露出する位置まで除去する第5の工程とを有することを特徴とする半導体装置における埋め込み配線の形成方法。