Pat

J-GLOBAL ID：200903076905598726

半導体装置およびその製造方法

Inventor： 松岡 史倫
Applicant, Patent owner： 株式会社東芝
Agent (1)： 鈴江 武彦 (外6名)
Gazette classification：公開公報
Application number (International application number)：1997335902
Publication number (International publication number)：1999177084
Application date： Dec. 05, 1997
Publication date： Jul. 02, 1999
Summary：

【要約】【課題】埋め込み素子分離構造とサリサイド構造とを組み合わせた半導体装置において、その拡散層幅が例えば0.25μm以下に微細化された場合にも、シリサイド層の抵抗値の上昇を回避できる半導体装置の構造と、その製造方法を提供すること。【解決手段】埋め込み型の配線構造を用いた半導体装置において、少なくともボンディングパッドを含む幅の広い配線層が、最上層の埋め込み型配線層の形成よりも前に形成される非埋め込み型の他の配線層と同一層をなし、且つ該他の配線層と同一の導体材料層からなることと、前記ボンディングパッドの表面を露出させる開口部を有することとを特徴とする半導体装置。

Claim (excerpt)：

半導体基板上に、絶縁膜を埋め込み材とした埋め込み型の素子分離構造とMOSFET構造とを同時に備え、且つ、この半導体装置の少なくともMOSFETのソースおよびドレイン拡散層表面は、上記半導体基板上に遷移金属を堆積し、これを前記半導体と固層反応させるによって自己整合的に金属シリサイド層を形成した構造を具備した半導体装置において、前記素子分離構造を形成する埋め込み絶縁膜は、前記ソースおよびドレイン拡散層表面に形成された前記金属シリサイド層の底面よりも低い事を特徴とする半導体装置。

IPC (3)：

H01L 29/78 ,  H01L 21/336 ,  H01L 21/28 301

FI (3)：

H01L 29/78 301 P ,  H01L 21/28 301 T ,  H01L 29/78 301 R