Pat

J-GLOBAL ID：200903076987783569

半導体装置およびそれらの製造方法

Inventor： 堀 隆
Applicant, Patent owner： 松下電器産業株式会社
Agent (1)： 前田 弘 (外2名)
Gazette classification：公開公報
Application number (International application number)：1994160269
Publication number (International publication number)：1996031960
Application date： Jul. 12, 1994
Publication date： Feb. 02, 1996
Summary：

【要約】【目的】 DRAMとフラッシュEEPROMとのメモリの書き込み,消去,読み出し特性の長所を併有しうる半導体装置及びその製造方法を提供する。【構成】 半導体基板1の上に、容量部10と電極6とを設ける。容量部10に、伝導キャリアの2つの貯蔵領域11a,11bを設ける。各貯蔵領域11a,11bの間に、多重トンネル構造の第1障壁領域14を形成し、貯蔵領域11a,11bと半導体基板1,電極6との間に第2障壁領域15を設ける。第1障壁領域14は、2つのトンネル障壁13a,13bとその間の低障壁領域12とからなる。各貯蔵領域11a,11bの間で伝導キャリアを移動させて、分極特性を利用してメモリとする場合、高い電圧では伝導キャリアの移動確率が極めて高く、低い電圧では伝導キャリアの移動確率が相乗的に小さくなる。これにより、DRAMとフラッシュEEPROMとの長所を併有しうる。

Claim (excerpt)：

伝導キャリアを貯蔵可能な少なくとも一つの伝導キャリア貯蔵部を備えた半導体装置において、上記伝導キャリア貯蔵部は、伝導キャリアの移動に対して抵抗を与える高いエネルギー準位を有する少なくとも2つの障壁領域と、上記各障壁領域の間に介設され、上記伝導キャリア供給源から供給される伝導キャリアが安定に存在しうる低いエネルギー準位を有する少なくとも1つの貯蔵領域とを備えるとともに、上記各障壁領域のうち少なくとも一方は、伝導キャリアのトンネリングによる通過が可能なエネルギー準位を有する少なくとも2つのトンネル障壁と、該各トンネル障壁の間に介設され上記トンネル障壁よりも低いエネルギー準位を有する少なくとも2つの低障壁領域とからなる多重トンネル構造を有することを特徴とする半導体装置。

IPC (8)：

H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792 ,  H01L 21/8234 ,  H01L 27/088 ,  H01L 27/115 ,  H01L 29/06 ,  H01L 29/66

FI (3)：

H01L 29/78 371 ,  H01L 27/08 102 C ,  H01L 27/10 434