Pat

J-GLOBAL ID：200903076995432465

半導体記憶装置

Inventor： 柴田 健二 ,  古山 孝昭
Applicant, Patent owner： 富士通株式会社 ,  富士通ヴィエルエスアイ株式会社
Agent (1)： 恩田 博宣
Gazette classification：公開公報
Application number (International application number)：1995189582
Publication number (International publication number)：1997046207
Application date： Jul. 25, 1995
Publication date： Feb. 14, 1997
Summary：

【要約】【課題】半導体記憶装置の入力バッファ回路の消費電力を低減する。【解決手段】入出力パッド1に入力バッファ回路11と出力バッファ回路2とが接続され、出力バッファ回路2は制御回路3から出力される活性化信号OEに基づいて入出力パッド1に出力データDout を出力し、入力バッファ回路11は、入出力パッド1に入力される入力データDinを内部回路5に出力する。入力バッファ回路11には、出力バッファ回路2に入力される活性化信号OEが入力されて、出力バッファ回路2の活性時に、入力バッファ回路11が不活性化される。

Claim (excerpt)：

入出力パッドに入力バッファ回路と出力バッファ回路とが接続され、前記出力バッファ回路は制御回路から出力される活性化信号に基づいて前記入出力パッドに出力データを出力し、前記入力バッファ回路は、入出力パッドに入力される入力データを内部回路に出力する半導体記憶装置であって、前記入力バッファ回路には、前記出力バッファ回路に入力される活性化信号を入力して、前記出力バッファ回路の活性時に、前記入力バッファ回路を不活性化したことを特徴とする半導体記憶装置。

IPC (2)：

H03K 19/0175 ,  G11C 11/417

FI (2)：

H03K 19/00 101 S ,  G11C 11/34 305

Patent cited by the Patent：

Cited by examiner (3)

• 特開昭62-154915
  
• 差動入力型受信回路
  Gazette classification：公開公報   Application number：特願平5-043966   Applicant：富士通株式会社, 株式会社九州富士通エレクトロニクス
• 特開昭62-154915