Pat

J-GLOBAL ID：200903077001809880

半導体装置及びその製造方法

Inventor： 小泉 徹 ,  沖田 彰 ,  津田 尚徳
Applicant, Patent owner： キヤノン株式会社
Agent (1)： 山下 穣平
Gazette classification：公開公報
Application number (International application number)：1992176046
Publication number (International publication number)：1993343673
Application date： Jun. 11, 1992
Publication date： Dec. 24, 1993
Summary：

【要約】【目的】 工程が簡単で、重なり容量が小さく、より微細化された電界緩和構造を有し、また短チャネル効果による問題を抑制しつつゲート長を短くして、より微細化し、更にドレイン耐圧劣化を改善し、更に、250°C以下のプロセスで作成した高品質のゲート絶縁膜および容量膜等を有し、信頼性や安定性に優れた、微細化した半導体装置及びその製造方法を実現する。【構成】 絶縁ゲート型電界効果トランジスタを構成する半導体装置において、ソース・ドレイン領域は、実効不純物濃度が高いB領域(1-4)と、該B領域より低い実効不純物濃度を有し、かつ該B領域と前記第1主表面との間に配置されたA領域(1-4’)との、少なくとも2つの領域を有して構成されることを特徴とする半導体装置。

Claim (excerpt)：

第1導電型の半導体層に第2導電型からなるソース・ドレイン領域を有し、該第1導電型半導体層の第1主表面に絶縁膜を介し、かつソース・ドレイン領域の間に位置するゲート電極を有したMIS型電界効果トランジスタを構成する半導体装置において、前記ソース・ドレイン領域は、実効不純物濃度が高いB領域と、該B領域より低い実効不純物濃度を有し、かつ該B領域と前記第1主表面との間に配置されたA領域との、少なくとも2つの領域を有して構成されることを特徴とする半導体装置。

IPC (2)：

H01L 29/784 ,  H01L 21/336

FI (2)：

H01L 29/78 301 S ,  H01L 29/78 301 P