Pat
J-GLOBAL ID：200903077002495439
半導体装置の製造方法
Inventor：
Applicant, Patent owner：
Agent (1)：
尾身 祐助
Gazette classification：公開公報
Application number (International application number)：1993353707
Publication number (International publication number)：1995201830
Application date： Dec. 30, 1993
Publication date： Aug. 04, 1995
Summary：
【要約】【目的】 ポリサイドのエッチングに際して、金属シリサイド膜を、均一性高くかつ下層のポリシリコンを目減りさせる事無くエッチングできるようにする。【構成】 シリコン基板101上にシリコン酸化膜102、多結晶シリコン膜103、タングステンシリサイド膜104を形成し、その上にフォトレジスト膜105のパターンを形成する[(a)図]。タングステンシリサイド膜104を、Cl2 :20sccm、O2 :6sccm、He:14sccm、圧力:0.02Torr、RFパワー密度:1.1W/cm2 の条件でエッチングする[(b)図]。次に、多結晶シリコン膜103を、Cl2 :45sccm、HBr:45sccm、O2 :1.2sccm、He:2.8sccm、圧力:0.1Torr、RFパワー密度:0.82W/cm2の条件でエッチングする[(c)図]。
Claim (excerpt)：
半導体基板上に、多結晶シリコン膜と金属シリサイド膜からなるポリサイド膜を形成する工程と、該ポリサイド膜上に選択的にマスク材を形成する工程と、Cl2 、O2 、Heを含む混合ガスにより前記金属シリサイド膜をエッチングする工程と、を備える半導体装置の製造方法。
IPC (3)：
H01L 21/3065
, H01L 21/28 301
, H01L 21/28
