Pat

J-GLOBAL ID：200903077032051985

半導体記憶装置とその製造方法

Inventor： 野崎 雅彦
Applicant, Patent owner： 三菱電機株式会社
Agent (1)： 高田 守
Gazette classification：公開公報
Application number (International application number)：1993009973
Publication number (International publication number)：1994224385
Application date： Jan. 25, 1993
Publication date： Aug. 12, 1994
Summary：

【要約】【目的】 スタック形DRAMのキャパシタ容量を増大する。【構成】 キャパシタ下部電極のパターン側壁の形状をテイパー形状とし、隣接パターンとの間隔を狭くする。またキャパシタ下部電極が形成される層間絶縁膜の表面に窒化膜を形成し、キャパシタ誘電膜の厚みを薄くする。

Claim (excerpt)：

半導体基板と、前記基板上に絶縁膜を介して形成されたゲート電極と前記ゲート電極を挟んで前記基板上に形成されたソース、ドレインとによるトランジスタと、前記基板上に形成された分離酸化膜と、前記トランジスタ並びに分離酸化膜の上部に形成された層間絶縁膜と、前記層間絶縁膜の表面に形成された導電膜領域と、前記導体膜領域を前記層間絶縁膜表面からソース、ドレイン領域まで開口されたコンタクトホールに形成された導体とを接続して形成されたキャパシタ下部電極と、前記下部電極を覆って形成されたキャパシタ誘電膜と、前記キャパシタ誘電膜を覆って形成されたキャパシタ上部電極とを有し、前記下部電極の側壁端面がテーパ形状であることを特徴とする半導体記憶装置。

IPC (2)：

H01L 27/108 ,  H01L 27/04

FI (2)：

H01L 27/10 325 C ,  H01L 27/10 325 M