Pat

J-GLOBAL ID：200903077102763155

フローティングボディ効果を除去した半導体メモリ素子及びその製造方法

Inventor： 金 昌▲ヒュン▼ ,  金 敬昊 ,  梁 元碩
Applicant, Patent owner： 三星電子株式会社
Agent (1)： 志賀 正武 (外1名)
Gazette classification：公開公報
Application number (International application number)：2001177544
Publication number (International publication number)：2002033402
Application date： Jun. 12, 2001
Publication date： Jan. 31, 2002
Summary：

【要約】【課題】 外部からのノイズに対した免疫性が強化されたフローティングボディ効果を除去した半導体メモリ素子及びその製造方法を提供する。【解決手段】 メモリ素子において、半導体基板、前記半導体基板の上面と隣接して埋め込まれて平行に配列された複数本のビットライン、前記半導体基板上に前記ビットラインと絶縁されて交差して形成された複数本のワードライン及び前記ビットライン及びワードラインが交差する単位メモリセル領域に形成されており、前記ワードラインの側壁の一部に沿ってゲート絶縁膜を介しつつ前記ビットライン上に垂直に第1ソース/ドレーン領域、チャンネル領域及び第2ソース/ドレーン領域を含む複数個の垂直型アクセストランジスタを具備し、前記各アクセストランジスタのチャンネル領域を含む各ボディ領域が一体化されるように相互連結される。

Claim (excerpt)：

半導体基板と、前記半導体基板の上面と隣接して埋め込まれ、平行に配列された複数本のビットラインと、前記半導体基板上に前記ビットラインと絶縁され、交差して形成された複数本のワードラインと、前記ビットライン及びワードラインが交差する単位メモリセル領域に形成されており、前記ワードラインの側壁の一部に沿ってゲート絶縁膜を介しつつ前記ビットライン上に垂直に第1ソース/ドレーン領域、チャンネル領域及び第2ソース/ドレーン領域を含む複数個の垂直型アクセストランジスタを備え、前記各アクセストランジスタのチャンネル領域を含む各ボディ領域が一体化されるように相互連結されてフローティングボディ効果を除去した半導体メモリ素子。

IPC (2)：

H01L 21/8242 ,  H01L 27/108

FI (2)：

H01L 27/10 621 B ,  H01L 27/10 671 A

F-Term (11)：

5F083AD03 ,  5F083AD56 ,  5F083GA09 ,  5F083GA12 ,  5F083JA35 ,  5F083KA07 ,  5F083LA12 ,  5F083LA16 ,  5F083NA01 ,  5F083PR39 ,  5F083PR40

Patent cited by the Patent：

Cited by examiner (2)

• 特開昭61-140170
  
• 特開昭63-263758