Pat
J-GLOBAL ID：200903077200736808
半導体装置の製造方法
Inventor：
Applicant, Patent owner：
Agent (1)：
早瀬 憲一
Gazette classification：公開公報
Application number (International application number)：1991277278
Publication number (International publication number)：1993090112
Application date： Sep. 25, 1991
Publication date： Apr. 09, 1993
Summary：
【要約】【目的】 精度の高い重ね合わせ(アライメント)を行うことができる半導体装置の製造方法を得る。【構成】 劈開面2を有する半導体基板1の一方の基板表面に劈開面2を基準とした裏面アライメントマーク3を形成する。そして、上記基板表面とは反対の基板表面に結晶層4を成長する。次いで、裏面アライメントマーク3を基準にして結晶層4上に表面アライメントマーク5を形成する。次いで、表面アライメントマーク5を基準にして以後のウエハプロセスを行う。
Claim (excerpt)：
半導体基板にアライメントマークを形成し、該アライメントマークを位置基準として後の工程を行う半導体装置の製造方法において、半導体基板の一方の表面にアライメントマークを形成し、上記アライメントマークを位置基準とし、上記アライメントマークが形成された半導体基板表面と反対の表面に対して後工程を施すことを特徴とする半導体装置の製造方法。
Patent cited by the Patent：
Return to Previous Page
