Pat

J-GLOBAL ID：200903077214814534

利得制御回路

Inventor： 片倉 雅幸 ,  西城 和幸 ,  吉澤 淳 ,  佐々木 一二
Applicant, Patent owner： ソニー株式会社
Agent (1)： 船橋 國則
Gazette classification：公開公報
Application number (International application number)：1994201355
Publication number (International publication number)：1996046463
Application date： Aug. 02, 1994
Publication date： Feb. 16, 1996
Summary：

【要約】【目的】 広帯域でかつ制御直線性に優れ、しかもダイナミックレンジが広い利得制御回路を提供する。【構成】 利得制御範囲が一定範囲に制限されて互いに縦続接続された例えば3段の可変利得回路1,2,3と、これら可変利得回路1,2,3の各利得制御端子VCに利得制御電圧Vcを印加する制御電圧印加回路4と、可変利得回路1,2,3の各利得制御端子VCXに互いに異なるオフセット電圧Voff1,Voff2,Voff3を供給することによって各利得制御電圧Vcにオフセットを与えるオフセット電圧供給回路5とを具備した構成とする。

Claim (excerpt)：

利得制御範囲が一定範囲に制限されて互いに縦続接続された複数段の可変利得回路と、前記複数段の可変利得回路の各利得制御端子に利得制御電圧を印加する制御電圧印加回路と、前記複数段の可変利得回路に印加される各利得制御電圧に対して互いに異なるオフセット電圧を与えるオフセット電圧供給回路とを具備したことを特徴とする利得制御回路。