Pat

J-GLOBAL ID：200903077232260449

半導体レーザ素子およびその製造方法

Inventor： 細羽 弘之 ,  松本 晃広 ,  ▲吉▼田 智彦 ,  兼岩 進治
Applicant, Patent owner： シャープ株式会社
Agent (1)： 山本 秀策
Gazette classification：公開公報
Application number (International application number)：1992347303
Publication number (International publication number)：1994196807
Application date： Dec. 25, 1992
Publication date： Jul. 15, 1994
Summary：

【要約】【目的】 漏れ電流が低減でき、効率の良い電流狭窄構造を有する半導体レーザ素子を、少ない結晶成長工程で形成する。【構成】 中央部に幅3μmの(111)A面120、その両外側に(411)A面121を有するV溝が設けられたp型GaAs(100)基板101上に、SiドープGaAs電流狭窄層102が形成されている。電流狭窄層102は、V溝の中央部120上ではp型の導電性を示し、両外側部121上ではn型の導電性を示す。電流狭窄層102の上には、p型(AlSGa1-S)TIn1-TPクラッド層103、(AlQGa1-Q)RIn1-RP光ガイド層107、(AlXGa1-X)YIn1-YP/(AlMGa1-M)NIn1-NP多重量子井戸活性層104、(AlFGa1-F)GIn1-GP光ガイド層108およびn型(AlUGa1-U)VIn1-VPクラッド層105およびn型GaAsコンタクト層106が積層形成されている。この半導体レーザ素子においては、電流注入幅を面方位(111)である面上の成長層に限定することができる。

Claim (excerpt)：

電流狭窄構造を有するV溝型半導体レーザ素子であって、(100)面を表面とするp型GaAs基板の該表面にV溝が、溝底部から該表面への途中までの両底側傾斜面部分の面方位を(m11)(1≦m≦3)とし、該底側傾斜面部分から基板表面までの両表面側傾斜面部分の面方位を(n11)(3<n)として形成され、該V溝が形成された基板上にSiドープAl<SB>Z</SB>Ga<SB>1</SB><SB>-Z</SB>As(0≦Z<1)電流狭窄層が、該両底側傾斜面の上の部分ではp型の導電性を示し、該両表面側傾斜面の上の部分ではn型の導電性を示すように形成され、該電流狭窄層の上に、少なくとも(Al<SB>X</SB>Ga<SB>1-X</SB>)<SB>Y</SB>In<SB>1-Y</SB>P(0≦X≦1、0≦Y≦1)からなる活性層の上下を(Al<SB>S</SB>Ga<SB>1-S</SB>)<SB>T</SB>In<SB>1-T</SB>P(0≦S≦1、0≦T≦1)からなるクラッド層と(Al<SB>U</SB>Ga<SB>1-U</SB>)<SB>V</SB>In<SB>1-V</SB>P(0≦U≦1、0≦V≦1)からなるクラッド層とで挟んでなる光発光用の積層部が形成されている半導体レーザ素子。