Pat
J-GLOBAL ID：200903077326382920
半導体装置、半導体設計方法及びその設計装置
Inventor：
Applicant, Patent owner：
,
Agent (1)：
恩田 博宣
Gazette classification：公開公報
Application number (International application number)：1993233553
Publication number (International publication number)：1995094587
Application date： Sep. 20, 1993
Publication date： Apr. 07, 1995
Summary：
【要約】【目的】 1つの半導体装置中に複数の異なる電圧レベルで動作する回路を混載し、かつI/Oポートの多ピン化を実現可能な半導体装置を設計する。【構成】 CAD装置はセルライブラリ7、パッケージライブラリ8、バルクライブラリ9及びレイアウトデータベース21を備えている。セルライブラリ7にはレベル変換セルが1つのセルとして登録され、I/Oセルはレベル変換素子を組み込まない状態で登録されている。論理回路設計において、論理回路は必要に応じてレベル変換セルが組み込まれて作成される。次に、各ライブラリ7〜9を用いてチップの内部セル領域が複数の電源配線からの供給電圧レベル毎に複数の指定電圧供給領域に区分けされる。バルクライブラリ9及びレイアウトデータベース21に格納された配線情報等に基づき論理回路がその動作電圧レベルと対応する指定電圧供給領域内にレイアウトされる。
Claim (excerpt)：
1つのチップ(14)上に異なる電圧レベルで動作する論理回路を混載する半導体装置において、I/Oセル(10)に接続される電圧レベルの昇圧または降圧を行うレベル変換セル(11)を内部セル(12)が配置される内部セル領域(16)に配置したことを特徴とする半導体装置。
IPC (2)：
FI (2)：
H01L 21/82 C
, G06F 15/60 370 K
