Pat

J-GLOBAL ID：200903077348035345

半導体装置

Inventor： 森塚 真由美
Applicant, Patent owner： 株式会社東芝
Agent (1)： 伊丹 勝
Gazette classification：公開公報
Application number (International application number)：2001067088
Publication number (International publication number)：2002270822
Application date： Mar. 09, 2001
Publication date： Sep. 20, 2002
Summary：

【要約】【課題】 寄生容量低減によって、n型GaN基板を用いて形成される電界効果トランジスタの高速動作を可能とした半導体装置を提供する。【解決手段】 n型GaN基板1の表面に、i型GaN層2及びn型GaN層3をエピタキシャル成長させて、n型GaN層3を活性層とする電界効果トランジスタを形成する。電界効果トランジスタの領域の外には、ソース、ドレイン及びゲート電極にそれぞれ接続される端子パッド7を設ける。n型GaN基板1のゲート及びドレイン電極に接続される各端子パッド7の位置に、裏面から少なくともi型GaN層2に達する深さをもってホール11を形成する。

Claim (excerpt)：

n型GaN基板と、このn型GaN基板の表面にエピタキシャル成長させたGaN系半導体層と、このGaN系半導体層に形成された電界効果トランジスタと、この電界効果型トランジスタの領域の外に配置されてソース、ドレイン及びゲート電極にそれぞれ接続される端子パッドとを有し、前記n型GaN基板のゲート及びドレイン電極に接続されている各端子パッドの位置に、裏面から少なくとも前記GaN系半導体層に達する深さをもってホールが形成されていることを特徴とする半導体装置。

IPC (3)：

H01L 29/778 ,  H01L 21/338 ,  H01L 29/812

FI (2)：

H01L 29/80 H ,  H01L 29/80 U

F-Term (12)：

5F102FA00 ,  5F102GB01 ,  5F102GB02 ,  5F102GC01 ,  5F102GD01 ,  5F102GJ04 ,  5F102GL04 ,  5F102GQ01 ,  5F102GS09 ,  5F102GV03 ,  5F102HC01 ,  5F102HC15