Pat
J-GLOBAL ID:200903077366333450

液晶パネル用基板及び液晶パネル並びにそれらの製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 井上 一 (外2名)
Gazette classification:公開公報
Application number (International application number):1997193198
Publication number (International publication number):1999024106
Application date: Jul. 03, 1997
Publication date: Jan. 29, 1999
Summary:
【要約】【課題】 アモルファスシリコンTFTを用いた画素領域に、多結晶シリコンTFTを用いたドライバ領域とを一枚の基板に形成することができる液晶パネル用基板及び液晶パネル並びにその製造方法を提供すること。【解決手段】 第1の基板10上に画素領域12と駆動回路14,16とを有する液晶パネル用基板の製造方法である。第1工程で、第1の基板10上の画素領域12に、アモルファスシリコンTFT30をスイッチング素子とする複数の画素と、該複数の画素に接続された第1の電極配線群40,48とを形成し、端子となる部分を露出させて第1の電極露出部22とする。第2工程で、第2の基板100を用いて、駆動回路14,16の能動素子である多結晶シリコンTFTと、それに接続された第2の電極配線群を含む被転写層140を形成し、端子となる部分を露出させて第2の電極露出部141とする。第3工程で、この第1,第2の電極露出部22,141が導通する位置関係にて、第1の基板10上に被転写層140を接合する。第4工程で、被転写層140より第2の基板100を除去する。
Claim (excerpt):
第1の基板上に画素領域と駆動回路とを有する液晶パネル用基板の製造方法であって、前記第1の基板上の前記画素領域に、第1の半導体装置をスイッチング素子とする複数の画素と、該複数の画素に接続された第1の電極配線群とを形成し、前記第1の電極配線群の端子となる部分を露出させて第1の電極露出部とする第1工程と、前記第1の基板とは異なる第2の基板を用いて、前記駆動回路の能動素子であって半導体層が単結晶または多結晶シリコンである複数の第2の半導体装置と、該複数の第2の半導体装置に接続された第2の電極配線群とを含む被転写層を形成し、前記第2の電極配線群の端子となる部分を露出させて第2の電極露出部とする第2工程と、前記第1,第2の電極露出部が導通する位置関係にて、前記第1の基板上に前記被転写層を転写する第3工程と、を有することを特徴とする液晶パネル用基板の製造方法。
IPC (2):
G02F 1/136 500 ,  H01L 29/786
FI (2):
G02F 1/136 500 ,  H01L 29/78 612 B
Patent cited by the Patent:
Cited by examiner (2)
  • 特開昭60-010676
  • 表示装置
    Gazette classification:公開公報   Application number:特願平7-079708   Applicant:株式会社半導体エネルギー研究所

Return to Previous Page