Pat

J-GLOBAL ID：200903077385455419

アクティブマトリクス基板及びその製造方法並びにアクティブマトリクス型液晶表示装置

Inventor： 島野 卓也
Applicant, Patent owner： 株式会社東芝
Agent (1)： 鈴江 武彦 (外6名)
Gazette classification：公開公報
Application number (International application number)：1997191443
Publication number (International publication number)：1999038439
Application date： Jul. 16, 1997
Publication date： Feb. 12, 1999
Summary：

【要約】【課題】画素電極の面積を拡大することが可能であるとともに、蓄積容量電極の面積を拡大することなく所望の蓄積容量を形成することが可能であり、且つ広開口率化が可能なアクティブマトリクス基板及びその製造方法並びにアクティブマトリクス型液晶表示装置を提供することを目的とする。【解決手段】画素電極111は、TFT100の上に積層された表面保護膜110上に形成されている。TFT100と同一の層には、ヴィアホール114を介して画素電極111と電気的に接続された容量形成用電極112が形成されている。ガラス基板101上に形成された蓄積容量電極103と、ゲート絶縁膜104を介して形成された容量形成用電極112との間で蓄積容量を形成する。

Claim (excerpt)：

絶縁基板上に、少なくとも行選択線と列選択線とが形成され、各々の選択線が交わる領域に非晶質硅素薄膜トランジスタが形成されたアクティブマトリクス基板において、絶縁基板上に配置された蓄積容量電極と、前記蓄積容量電極上に積層されたゲート絶縁膜を介して対向配置されているとともに、前記蓄積容量電極との間で蓄積容量を形成する容量形成用電極と、前記ゲート絶縁膜上に少なくともドレイン領域とソース領域とを有するとともに、前記ソース領域が前記列選択線に電気的に接続された非晶質珪素薄膜トランジスタと、前記非晶質珪素薄膜トランジスタ及び前記容量形成用電極を覆うとともに、前記非晶質珪素薄膜トランジスタのドレイン領域に通じる第1ヴィアホールと、前記容量形成用電極に通じる第2ヴィアホールとを有する絶縁性の表面保護膜と、前記表面保護膜上に形成されているとともに、前記第1及び第2ヴィアホールを介して前記ドレイン領域及び前記容量形成用電極に電気的に接続された透明な導電性部材によって形成された画素電極と、を備えたことを特徴とするアクティブマトリクス基板。

IPC (5)：

G02F 1/136 500 ,  G02F 1/1343 ,  G09F 9/30 338 ,  H01L 29/786 ,  H01L 21/336

FI (5)：

G02F 1/136 500 ,  G02F 1/1343 ,  G09F 9/30 338 ,  H01L 29/78 612 Z ,  H01L 29/78 626 C