Pat

J-GLOBAL ID：200903077390348868

シリコン半導体ウェーハ及びその製造方法

Inventor： 石神 俊一郎 ,  降屋 久 ,  堀口 清一
Applicant, Patent owner： 三菱マテリアル株式会社 ,  三菱マテリアルシリコン株式会社
Agent (1)： 須田 正義
Gazette classification：公開公報
Application number (International application number)：1994211043
Publication number (International publication number)：1996078645
Application date： Sep. 05, 1994
Publication date： Mar. 22, 1996
Summary：

【要約】【目的】 支持基板となる第1シリコンウェーハ中のドーパントのヒ素又はアンチモンが活性層となる第2シリコンウェーハに拡散していない、即ち活性層の抵抗率を変化させないシリコン半導体ウェーハを得る。【構成】 支持基板となるn+型の第1シリコンウェーハ11と活性層となるn-型又はp型の第2シリコンウェーハ12とを貼り合わせたシリコン半導体ウェーハであって、第1シリコンウェーハ11の第2シリコンウェーハ12との接合界面に格子間シリコン原子リッチ層14が形成されたことを特徴とする。

Claim (excerpt)：

支持基板となるn+型の第1シリコンウェーハ(11)と活性層となるn-型又はp型の第2シリコンウェーハ(12)とを貼り合わせたシリコン半導体ウェーハであって、前記第1シリコンウェーハ(11)の前記第2シリコンウェーハ(12)との接合界面に格子間シリコン原子リッチ層(14)が形成されたことを特徴とするシリコン半導体ウェーハ。

IPC (4)：

H01L 27/12 ,  H01L 21/02 ,  H01L 21/265 ,  H01L 21/336

FI (2)：

H01L 21/265 ,  H01L 29/78 658 K