半導体装置の製造方法

Inventor：
Applicant, Patent owner：
Agent (1)：宮越典明
Gazette classification：公開公報
Application number (International application number)：1999010843
Publication number (International publication number)：2000208641
Application date： Jan. 19, 1999
Publication date： Jul. 28, 2000
Summary：

【要約】【課題】良好な電気特性を有するシリサイド膜を微細で不純物濃度が高いゲートおよび拡散層上に「シリサイド膜の不純物吸い上げ」を生じることなく自己整合的に形成する手法を提供する。【解決手段】シリコン基板上のp型およびn型トランジスタのゲートおよび拡散層上に選択的にシリサイド膜を形成する半導体装置の製造方法において、n型トランジスタ領域のみを露出させる第1マスク膜を形成する工程と、n型ゲートおよびn型拡散層上にV族元素を含有する第1金属膜を選択的に形成する工程と、第1マスク膜を除去する工程と、p型トランジスタ領域のみを露出させる第2マスク膜を形成する工程と、p型ゲートおよびp型拡散層上にIII族元素を含有する第2金属膜を選択的に形成する工程と、第2マスク膜を除去する工程と、熱処理を施してn型ゲート電極、p型ゲート電極、n型拡散層およびp型拡散層と第1金属膜および第2金属膜とを反応させる工程を有することを特徴とする。

Claim (excerpt)：

シリコン基板表面の所定の領域に設けられた素子分離領域を介して配置され、素子形成領域の所定の領域に設けられたゲート酸化膜、前記ゲート酸化膜上に設けられたp型およびn型のシリコン膜より構成されるゲート電極、前記ゲート電極の両側面に設けられた絶縁膜より構成されるサイドウォール、前記素子形成領域の所定の領域に設けられた前記p型およびn型拡散層より構成され、p型トランジスタおよびn型トランジスタの前記ゲート電極上および前記拡散層上に選択的にシリサイド膜を形成する半導体装置の製造方法において、前記n型トランジスタ領域のみを露出させる第1マスク膜を選択的に形成する工程と、露出した前記n型ゲート電極および前記n型拡散層上のみにV族元素を含有する第1金属膜を選択的に形成する工程と、前記第1マスク膜を除去する工程と、前記p型トランジスタ領域のみを露出させる第2マスク膜を選択的に形成する工程と、露出した前記p型ゲート電極および前記p型拡散層上のみにIII族元素を含有する第2金属膜を選択的に形成する工程と、前記第2マスク膜を除去する工程と、前記シリコン基板に熱処理を施して、前記n型ゲート電極、前記p型ゲート電極、前記n型拡散層および前記p型拡散層と前記第1金属膜および前記第2金属膜とを反応させる工程と、を有することを特徴とする半導体装置の製造方法。

IPC (3)：

H01L 21/8238 , H01L 27/092 , H01L 21/28 301

FI (2)：

H01L 27/08 321 F , H01L 21/28 301 T

F-Term (23)：

4M104BB04 , 4M104BB05 , 4M104BB07 , 4M104BB20 , 4M104BB21 , 4M104DD53 , 4M104DD64 , 4M104DD79 , 4M104DD80 , 4M104DD91 , 4M104FF27 , 4M104GG14 , 4M104HH16 , 5F048AA01 , 5F048AC03 , 5F048BB06 , 5F048BB07 , 5F048BC06 , 5F048BF06 , 5F048BF16 , 5F048BG01 , 5F048BG14 , 5F048DA25

Return to Previous Page