Pat
J-GLOBAL ID：200903077450705878
低消費電力型半導体集積回路
Inventor：
,
,
,
Applicant, Patent owner：
Agent (1)：
小川 勝男
Gazette classification：公開公報
Application number (International application number)：1991269248
Publication number (International publication number)：1993108194
Application date： Oct. 17, 1991
Publication date： Apr. 30, 1993
Summary：
【要約】【目的】本発明の目的は、低電源電圧で高速で動作し、なおかつ動作を停止した待機モード時の消費電流が少ない半導体集積回路を提供することである。【構成】MOS型回路を用いた半導体集積回路においてMOSトランジスタのしきい値を低く設定して低電源電圧における高速動作を可能にし、待機モード時にはプログラム命令あるいは外部信号により基板バイアスを印加することによりしきい値を上昇させ、クロックの供給も停止してリーク電流を減少させる。【効果】本発明によれば、低電源電圧での高速動作と待機モード時の低消費電力性を両立させることができる。
Claim (excerpt)：
MOSトランジスタ回路と、該MOSトランジスタ回路のMOSトランジスタのしきい値電圧を制御する制御回路とを有し、第1動作モードでは上記制御回路は上記MOSトランジスタ回路のMOSトランジスタのしきい値電圧を低く設定することにより上記MOSトランジスタ回路が高速動作を実行し、第2動作モードでは上記制御回路は上記MOSトランジスタ回路のMOSトランジスタのしきい値電圧を高く設定することにより上記MOSトランジスタ回路が低消費電力化されることを特徴とする半導体集積回路。
IPC (3)：
G06F 1/04 301
, H01L 27/06
, H03K 19/094
H01L 27/06 102 F
, H03K 19/094 D
