Pat

J-GLOBAL ID：200903077477989061

トレンチDMOSトランジスタ及びその製造方法

Inventor： 全 昌 基 ,  張 榮 秀
Applicant, Patent owner： 三星電子株式会社
Agent (1)： 三好 秀和 (外1名)
Gazette classification：公開公報
Application number (International application number)：1996210898
Publication number (International publication number)：1997148578
Application date： Aug. 09, 1996
Publication date： Jun. 06, 1997
Summary：

【要約】 (修正有)【課題】 トレンチDMOS半導体トランジスタ及びその製造方法を提供する。【解決手段】 トレンチDMOSトランジスタのゲート酸化膜の構造において、トレンチの底部分が側壁部分に形成された酸化膜34より厚く形成され、底部分のゲート酸化膜30aにおいて中央部分が周縁部より厚く形成され、中央部分の酸化膜の表面が平らに形成されているので、ブレークダウンを防ぐことができる。なお、側壁スペーサーを形成しないで、その除去時に乾式エッチング法を使用しないので、製造工程を相対的に単純化させ、これの実行によってシリコン界面特性が低下することに応じて素子特性の劣化を防ぐことができる。

Claim (excerpt)：

半導体基板のトレンチ内にゲートポリシリコン膜が形成され、上記トレンチと上記ゲートポリシリコン膜の間で前記トレンチ側壁と底部分に形成されたゲート酸化膜を含むトレンチDMOSトランジスタにおいて、上記ゲート酸化膜のうち上記トレンチの底部分に形成された酸化膜が上記側壁部分に形成された酸化膜より厚く、かつ上記底部分に形成された上記酸化膜の厚さが周縁部より中央部分が相対的に厚く、そして上記中央部分の酸化膜表面が平らな構造を有することを特徴とするトレンチDMOSトランジスタ。

IPC (6)：

H01L 29/78 ,  H01L 21/28 ,  H01L 21/283 ,  H01L 21/306 ,  H01L 21/316 ,  H01L 21/3205

FI (7)：

H01L 29/78 652 K ,  H01L 21/28 F ,  H01L 21/283 N ,  H01L 21/316 S ,  H01L 21/306 A ,  H01L 21/88 J ,  H01L 29/78 653 C