Pat

J-GLOBAL ID：200903077548004401

ポアの位置を高くした相変化型メモリ

Inventor： ローリー,タイラー・エイ
Applicant, Patent owner： オヴォニクス インコーポレイテッド
Agent (3)： 奥山 尚一 ,  有原 幸一 ,  松島 鉄男
Gazette classification：公表公報
Application number (International application number)：2003525922
Publication number (International publication number)：2005525690
Application date： Aug. 20, 2002
Publication date： Aug. 25, 2005
Summary：

ポアの位置を高くした相変化型メモリセル(10)は、相変化型メモリコンポーネントの製造プロセスを半導体基板(12)の他の部分と物理的に分離することにより相変化型メモリの製造を容易にする。本発明の実施の一態様として、半導体基板(12)内にあるコンタクト(16)は、絶縁体(20)により充填されたカップ状導体(18)と電気的に結合している。カップ状導体(18)は高い位置に設けられたポアまで電流を導くが、絶縁体(20)は熱的に電気的にポアを絶縁する役割を果たす。

Claim (excerpt)：

半導体構造基板内にベースコンタクトを形成するステップと、 該半導体構造基板を層により被覆するステップと、 該層を貫通して前記ベースコンタクトに至る電気的接続を形成するステップと、 該層を覆うように、前記ベースコンタクトと電気的に結合する相変化層を形成するステップと を含んでなる方法。

IPC (2)：

H01L27/10 ,  H01L45/00

FI (2)：

H01L27/10 448 ,  H01L45/00 A

F-Term (13)：

5F083FZ10 ,  5F083GA05 ,  5F083GA09 ,  5F083GA28 ,  5F083JA36 ,  5F083JA39 ,  5F083JA40 ,  5F083NA01 ,  5F083PR03 ,  5F083PR05 ,  5F083PR06 ,  5F083PR09 ,  5F083PR40