Pat

J-GLOBAL ID：200903077598869004

薄膜トランジスタおよびその製造方法

Inventor： 西村 健一 ,  三谷 康弘 ,  田仲 広久 ,  森本 弘 ,  井窪 克昌
Applicant, Patent owner： シヤープ株式会社
Agent (1)： 山本 秀策
Gazette classification：公開公報
Application number (International application number)：1991213949
Publication number (International publication number)：1993055579
Application date： Aug. 26, 1991
Publication date： Mar. 05, 1993
Summary：

【要約】【目的】 ソース電極およびドレイン電極と半導体層間におけるリークの発生を抑制することができ、結果的に大電流を用いるアクティブマトリクス型表示装置に適した薄膜トランジスタの製造方法を実現する。【構成】 絶縁性基板1上にゲート電極2を形成し、続いてこのゲート電極2を覆うようにして絶縁製基板1上にゲート絶縁膜3を堆積し、その上に半導体層4aを形成する。続いて、半導体層4aの中央部上方にチャネル保護膜5を形成する。半導体層4aは幅方向中央部に凹部4bを有し、またチャネル保護膜5はその幅方向両端部に薄肉部5aを有する。続いて、チャネル保護膜5の上方よりイオンを注入し、チャネル保護膜5で覆われていない半導体層4aの幅方向両端部に高濃度の不純物が打ち込まれたコンタクト層6a、6bを、半導体層4aのチャネル保護膜5の幅方向両端部の下方に位置する部分に低濃度の不純物が打ち込まれたコンタクト層6a′、6b′を、半導体層4aの幅方向中央部に不純物が打ち込まれない半導体層4をそれぞれ形成する。

Claim (excerpt)：

絶縁性基板上にゲート電極およびゲート絶縁膜がこの順に形成され、該ゲート絶縁膜を挟んで半導体層の少なくとも一部が該ゲート電極に重畳されると共に、該半導体層の上に該半導体層よりも狭幅のチャネル保護膜が形成され、かつ一端部を該チャネル保護膜の幅方向両端部にそれぞれ載せてソース電極およびドレイン電極が形成された薄膜トランジスタにおいて、該半導体層が幅方向中央部に凹部を有する形状に形成されると共に、該チャネル保護膜が該半導体層の形状に対応して幅方向両端部が中央部よりも薄肉になった形状に形成され、かつ該半導体層の幅方向両端から該チャネル保護膜の側面から若干内側に偏位した部分にわたってコンタクト層が形成された薄膜トランジスタ。

IPC (3)：

H01L 29/784 ,  G02F 1/136 500 ,  H01L 27/12