Pat

J-GLOBAL ID：200903077613297667

半導体層製造装置

Inventor： 加藤 清子
Applicant, Patent owner： 富士通株式会社
Agent (1)： 寒川 誠一
Gazette classification：公開公報
Application number (International application number)：1992002439
Publication number (International publication number)：1993190476
Application date： Jan. 09, 1992
Publication date： Jul. 30, 1993
Summary：

【要約】【目的】 光半導体デバイス、高速半導体デバイス等に使用される半導体結晶を成長する半導体層製造装置に関し、大面積の半導体結晶層を成長することができ、しかも、半導体結晶層の強度を十分高くすることのできる半導体層製造装置を提供することを目的とする。【構成】 シード部13の形成された基板8が装入される凹部2を有する成長用ボート台1と、底部に線状の開口6が形成されている成長溶液溜4を有し、成長用ボート台1上をスライドする成長用ボート3とをもって構成する。

Claim (excerpt)：

シード部(13)の形成された基板(8)が装入される凹部(2)を有する成長用ボート台(1)と、底部に線状の開口(6)が形成されてなる成長溶液溜(4)を有し、前記成長用ボート台(1)上をスライドする成長用ボート(3)とからなることを特徴とする半導体層製造装置。

IPC (2)：

H01L 21/208 ,  H01L 33/00