Pat

J-GLOBAL ID：200903077621043615

評価用半導体集積回路及びこれを用いた試験方法

Inventor： 有井 卓 ,  芳賀 晃
Applicant, Patent owner： 富士通株式会社
Agent (1)： 松本 眞吉
Gazette classification：公開公報
Application number (International application number)：1993233892
Publication number (International publication number)：1995084008
Application date： Sep. 20, 1993
Publication date： Mar. 31, 1995
Summary：

【要約】【目的】1つの機能別回路ブロックに対し独立に電源電圧を供給して消費電流を検出し、その評価を行う。【構成】互いに機能が異なる複数の回路ブロック20、40が半導体チップ10A上に形成され、回路ブロック20、40の電源電圧入力端が、各回路ブロックに共通の内部電源配線VCC、VSSに接続されずに半導体チップ10A上のパッド23、24及び43、44に接続され、パッド23、24及び43、44を介して回路ブロック20、40に独立に電源電圧を供給自在にしている。

Claim (excerpt)：

互いに機能が異なる複数の回路ブロック(20、40)が半導体チップ(10A)上に形成され、少なくとも1つの該回路ブロックの電源電圧入力端が、各該回路ブロックに共通の内部電源配線(VCC、VSS)に接続されずに半導体チップ上のパッド(23、24)に接続され、該パッドを介して該回路ブロックに独立に電源電圧を供給自在にしている、ことを特徴とする評価用半導体集積回路。

IPC (2)：

G01R 31/28 ,  H01L 21/66

Patent cited by the Patent：

Cited by examiner (5)

• 特開平4-128666
  
• 特開平3-195046
  
• 特開昭62-278473
  
• 特開昭53-062479
  
• 特開平3-233375