Pat

J-GLOBAL ID：200903077623863288

半導体装置の製造方法および半導体製造装置

Inventor： 石黒 陽 ,  砂田 武
Applicant, Patent owner： 株式会社東芝
Agent (1)： 鈴江 武彦
Gazette classification：公開公報
Application number (International application number)：1994322945
Publication number (International publication number)：1996181209
Application date： Dec. 26, 1994
Publication date： Jul. 12, 1996
Summary：

【要約】【目的】リフロー絶縁膜形成技術を採用して半導体基板上に得られるリフロー絶縁膜の表面の平坦性を向上させ、クラック耐性を向上させ得る半導体装置の製造方法を提供する。【構成】半導体装置の製造時の多層配線工程に際して、半導体基板20上に下層配線22を形成する工程と、減圧CVD装置の反応室11内に下層配線形成後の半導体基板を配置し、反応室内にSiH4 ガスを連続的に供給すると共にH2 O2 を間欠的に供給して互いに反応させ、半導体基板上にリフロー形状を有するリフローSiO2 膜23を形成するリフロー膜形成工程とを具備することを特徴とする。

Claim (excerpt)：

半導体基板上に下層配線を形成する工程と、減圧気相成長装置の反応室内に下層配線形成後の半導体基板を配置し、上記反応室内にSiH4ガスを連続的に供給すると共にH2 O2 を間欠的に供給して互いに反応させ、前記半導体基板上にリフロー形状を有するリフローSiO2 膜を形成するリフロー膜形成工程とを具備することを特徴とする半導体装置の製造方法。

IPC (2)：

H01L 21/768 ,  H01L 21/316

FI (3)：

H01L 21/90 J ,  H01L 21/90 L ,  H01L 21/90 R