Pat

J-GLOBAL ID：200903077679559166

半導体装置の製造方法

Inventor： 高橋 正志
Applicant, Patent owner： 沖電気工業株式会社
Agent (1)： 鈴木 敏明
Gazette classification：公開公報
Application number (International application number)：1992048642
Publication number (International publication number)：1993251658
Application date： Mar. 05, 1992
Publication date： Sep. 28, 1993
Summary：

【要約】【目的】 本発明は、半導体装置におけるメモリセル部の製造方法に関するもので、そのメモリとしてのキャパシタ部の面積を容易に増加させる方法を提供し、キャパシタ容量を増加させることを目的とするものである。【構成】 前記目的のため本発明は、セルコンタクト孔5aを、窒化膜11を形成することにより、窒化膜11をマスクとして絶縁膜5を凹状にえぐるようエッチングして、その形状の上にキャパシタ部(6、7、8など)を形成するようにしたものである。

Claim (excerpt)：

(a)半導体基板上に、第1の絶縁膜を形成し、その上に第2の絶縁膜を形成して、該両絶縁膜の一部にセルコンタクト孔を開孔する工程、(b)前記第2の絶縁膜をマスクとして前記第1の絶縁膜を等方的にエッチングする工程、(c)前記セルコンタクト孔内の側面上に第3の絶縁膜を形成する工程、(d)前記第3の絶縁膜上に、ストレージ電極、キャパシタ絶縁膜、セルプレート電極を形成する工程、以上の工程を含むことを特徴とする半導体装置の製造方法。

IPC (2)：

H01L 27/108 ,  H01L 27/04