Pat

J-GLOBAL ID：200903077697536580

電界効果トランジスタ

Inventor： 西川 哲
Applicant, Patent owner： 沖電気工業株式会社
Agent (1)： 大垣 孝
Gazette classification：公開公報
Application number (International application number)：1992184890
Publication number (International publication number)：1994029549
Application date： Jul. 13, 1992
Publication date： Feb. 04, 1994
Summary：

【要約】【目的】 情報書き込み及び消去回数を従来より向上させることができる構造を有する電界効果トランジスタを提供すること。【構成】 p型シリコン基板41にSiO2 膜47とPb(Zr-Ti)O3 いわゆるPZTの薄膜49とをこの順に積層してゲート絶縁膜51とする。このゲート絶縁膜51上にゲート電極(コントロールゲート)53を具える。シリコン基板41の、ゲート絶縁膜を挟んだ一方側にソース領域43を他方側にドレイン領域45を具える。【効果】 PZTの薄膜49の分極を利用して電界効果トランジスタをオン状態またはオフ状態に保持できるので、これらでメモリセルに必要な「1」状態または「0」状態を形成できる。ゲート絶縁膜に電流を流さずに済むので絶縁膜劣化を抑制できるから、情報書き込み及び消去回数が向上する。

Claim (excerpt)：

半導体基板上にゲート絶縁膜及びゲート電極をこの順に具える電界効果トランジスタにおいて、ゲート絶縁膜を、半導体基板側から順に設けた強誘電体以外の絶縁膜と強誘電体薄膜との積層体で構成したことを特徴とする電界効果トランジスタ。

IPC (6)：

H01L 29/788 ,  H01L 29/792 ,  G11B 5/024 ,  G11B 17/00 ,  H01L 27/10 421 ,  H01L 41/24

FI (2)：

H01L 29/78 371 ,  H01L 41/22 B