Pat

J-GLOBAL ID：200903077733624300

半導体装置及びそのアクセスタイム調整方法

Inventor： 道地 ひろ子 ,  篠崎 直治
Applicant, Patent owner： 富士通株式会社
Agent (1)： 松本 眞吉
Gazette classification：公開公報
Application number (International application number)：1997124548
Publication number (International publication number)：1998320976
Application date： May. 14, 1997
Publication date： Dec. 04, 1998
Summary：

【要約】【課題】出力データがフルスイングできなくなる場合に減少するホールドタイムの余裕を増加させる。【解決手段】DLL回路40に接続されたダミー回路に含まれるダミー負荷回路31xの負荷を、周波数判定回路37及びインタフェース判定回路35の判定結果に応じて、負荷調整回路36により調整する。すなわち、ダミー負荷回路31xの負荷の値を、外部クロックCLKに対する出力データDQのアクセスタイムが出力データDQの周波数によらない場合の負荷の値よりも、出力データDQの周波数に応じて変化するアクセスタイムの変化量最大値の略1/2に相当する負荷の値だけ小さくする。

Claim (excerpt)：

外部クロックに応じて第1内部クロックを出力する入力回路と、該第1内部クロックを遅延させ第2内部クロックとして出力するディレイ回路と、該第2内部クロックのタイミングで入力データを取り込み出力データとして外部に出力する出力回路と、を有する半導体装置に対し、該第2内部クロックを少なくともダミー負荷回路で遅延させ、ダミークロックとして出力するダミー回路と、該第1内部クロックと該ダミークロックとの位相差が所定値になるように該ディレイ回路での遅延量を制御する位相比較・制御回路と、を用い、該ダミー負荷回路の負荷の値L2を、該外部クロックに対する該出力データのアクセスタイムが該出力データの周波数によらない場合の負荷の値L1よりも、該出力データの周波数に応じて変化する該アクセスタイムの変化量最大値の略1/2に相当する負荷の値ΔLだけ小さくし、この状態で該位相比較・制御回路の動作を有効にして該ディレイ回路の遅延量を定める、ことを特徴とする半導体装置のアクセスタイム調整方法。

IPC (4)：

G11C 11/407 ,  H01L 27/04 ,  H01L 21/822 ,  H03L 7/06

FI (4)：

G11C 11/34 354 C ,  G11C 11/34 362 S ,  H01L 27/04 M ,  H03L 7/06 Z