Pat
J-GLOBAL ID:200903077772205463
歪シリコン・オン・インシュレータ(SOI)の形成方法および形成された該構造
Inventor:
Applicant, Patent owner:
Agent (3):
坂口 博
, 市位 嘉宏
, 上野 剛史
Gazette classification:公表公報
Application number (International application number):2002578555
Publication number (International publication number):2005510039
Application date: Mar. 21, 2002
Publication date: Apr. 14, 2005
Summary:
【課題】歪シリコン層(12)が直接、絶縁層(14)の上に位置するSOI構造(10)およびその製造方法を提供する。【解決手段】本方法はシリコン層(12)をシリコンと異なる格子定数を有する歪誘導層(22)の上に形成することを伴い、その結果、歪誘導層(22)と格子の不一致があるためシリコン層(12)が引張られる。できた多層構造(18)は次に絶縁層(14)が歪シリコン層(12)と基板(24)の間に存在するように基板(24)に接合され、その結果歪シリコン層(12)は直接絶縁層(14)に接触する。歪誘導層(22)が次に除去され、絶縁層(14)上に直接位置する歪シリコン層(12)を含む歪SOI構造(10)が形成され、シリコン層(12)内部の歪がSOI構造(10)によって保持される。
Claim (excerpt):
直接、絶縁層(14)の上に配設した歪シリコン層(12)を含むSOI(silicon-on-insulator)(11)構造。
IPC (5):
H01L27/12
, H01L21/20
, H01L21/336
, H01L21/762
, H01L29/786
FI (6):
H01L27/12 Z
, H01L27/12 B
, H01L21/20
, H01L21/76 D
, H01L29/78 627D
, H01L29/78 617N
F-Term (42):
5F032AA06
, 5F032AA91
, 5F032CA09
, 5F032CA11
, 5F032CA17
, 5F032CA20
, 5F032DA02
, 5F032DA13
, 5F032DA21
, 5F032DA24
, 5F032DA33
, 5F032DA60
, 5F032DA71
, 5F052JA01
, 5F052KA01
, 5F052KA05
, 5F110AA01
, 5F110AA07
, 5F110AA09
, 5F110BB04
, 5F110CC02
, 5F110DD01
, 5F110DD05
, 5F110DD12
, 5F110DD13
, 5F110DD14
, 5F110DD15
, 5F110EE01
, 5F110EE02
, 5F110EE04
, 5F110EE08
, 5F110EE09
, 5F110EE30
, 5F110FF01
, 5F110FF02
, 5F110FF03
, 5F110FF04
, 5F110FF27
, 5F110GG02
, 5F110GG12
, 5F110GG42
, 5F110QQ17
Patent cited by the Patent:
Cited by applicant (1)
Cited by examiner (3)
-
半導体装置およびその製造方法
Gazette classification:公開公報
Application number:特願平9-006477
Applicant:株式会社東芝
-
半導体基板,その製造方法及び半導体装置
Gazette classification:公開公報
Application number:特願平11-081514
Applicant:松下電器産業株式会社
-
積層半導体基板及びその製造方法並びに半導体装置
Gazette classification:公開公報
Application number:特願2000-096412
Applicant:富士通株式会社
Return to Previous Page