Pat

J-GLOBAL ID：200903077790624970

ダミーパターンの形成方法

Inventor： 黒田 英明 ,  大野 圭一
Applicant, Patent owner： ソニー株式会社
Agent (1)： 船橋 國則
Gazette classification：公開公報
Application number (International application number)：1993151143
Publication number (International publication number)：1994326106
Application date： May. 28, 1993
Publication date： Nov. 25, 1994
Summary：

【要約】【目的】 配線間容量の増大による配線間のクロストークの問題を解決しつつデバイスの絶対段差を揃え、デバイス表面の平坦度の向上を可能としたダミーパターンの形成方法を提供する。【構成】 多層Al配線構造を有するデバイスにおいて、ダミーパターンを定義すべき領域のデータをChip、i層Al配線の配線パターンの占める領域のデータをIMi、最終的に求めるべきi層のダミーパターンデータをIDiとし、データデクリメントによって得られるダミーパターン領域のデータを(Chip-IMi)D と定義し、このダミーパターン領域データ(Chip-IMi)D と(i+1)層の配線パターンデータIM(i+1)又はダミーパターンデータID(i+1)との論理積をとることによってダミーパターンデータIDiを生成し、このダミーパターンデータIDiに基づいてi層のダミーパターンを形成する。

Claim (excerpt)：

n層(nは2以上の整数)の金属配線構造を有する半導体装置におけるダミーパターンの形成方法であって、第i層(iは整数で、1≦i<n)のダミーパターンを形成するに当り、第(i+1)層の配線パターンデータ又はダミーパターンデータを用いて第i層のダミーパターンデータを生成し、この第i層のダミーパターンデータに基づいてダミーパターンを形成することを特徴とするダミーパターンの形成方法。

FI (3)：

H01L 21/88 S ,  H01L 21/88 B ,  H01L 21/88 K