Pat

J-GLOBAL ID：200903077793121898

DRAMの電荷蓄積用キヤパシタ電極の製造方法

Inventor： 西川 哲
Applicant, Patent owner： 沖電気工業株式会社
Agent (1)： 清水 守 (外3名)
Gazette classification：公開公報
Application number (International application number)：1991317215
Publication number (International publication number)：1993152539
Application date： Dec. 02, 1991
Publication date： Jun. 18, 1993
Summary：

【要約】【目的】 フィン形状の電極をドライエッチングにより形成できるようにした簡便なDRAMの電荷蓄積用キャパシタ電極の製造方法を提供する。【構成】 n+ 多結晶シリコン層27,29とノンドープ多結晶シリコン層又はP+ 多結晶シリコン層28とを、順次交互に同一装置内でのガスの切り換えにより多数層積層し、エッチング速度がn+ 多結晶シリコン層27,29とノンドープ多結晶シリコン層又はP+ 多結晶シリコン層28でエッチング速度が異なる条件でエッチングを行ないフィン状電極を形成する。

Claim (excerpt)：

(a)n+ 多結晶シリコン層とノンドープ多結晶シリコン層又はP+ 多結晶シリコン層とを順次交互に同一装置内でのガスの切り換えにより多数層積層する工程と、(b)前記n+ 多結晶シリコン層とノンドープ多結晶シリコン層又はP+ 多結晶シリコン層でエッチング速度が異なる条件でエッチングを行ないフィン状電極を形成する工程とを施すことを特徴とするDRAMの電荷蓄積用キャパシタ電極の製造方法。

IPC (4)：

H01L 27/108 ,  H01L 21/205 ,  H01L 27/04 ,  H01L 21/28 301