Pat
J-GLOBAL ID：200903077793874772
デジタル制御遅延装置及びデジタル制御発振装置
Inventor：
,
Applicant, Patent owner：
Agent (1)：
足立 勉
Gazette classification：公開公報
Application number (International application number)：1992306900
Publication number (International publication number)：1994164339
Application date： Nov. 17, 1992
Publication date： Jun. 10, 1994
Summary：
【要約】【目的】 デジタル制御可能な遅延装置及び周波数可変発振装置を提供する。【構成】 否定論理積回路NAND1個とインバータINV 60個をリング状に連結してパルス信号の周回回路を構成し、2段目のインバータINV(2)の反転動作時間のみを他の反転回路NAND,INVの反転動作時間Tdの2倍に設定する。またスイッチング回路SW1,SW2により、反転回路NAND,INVの連結個数をインバータINV2個単位で31〜61の範囲内で変更できるようにする。この結果、パルス信号の一周回時間をデジタルデータの下位4ビットCDLに対応して32Td〜62Tdの範囲内で2Td単位で制御することができ、周回回路内でのパルス信号の周回回数をデジタルデータの上位ビットで制御し、一周回時間を常時は最小の32Tdに制御し、周回中一回だけ下位4ビットCDLに応じた時間に変更すれば、遅延時間または発振周期を2Td単位で広範囲に制御することが可能になる。
Claim (excerpt)：
入力信号を反転して出力する反転回路が奇数個リング状に連結されると共に、該反転回路の一つが反転動作を外部から制御可能な起動用反転回路として構成され、該起動用反転回路の反転動作開始に伴い、各反転回路の反転動作時間で決定される周期でパルス信号を周回させるパルス周回回路と、該パルス周回回路内でリング状に連結される反転回路の個数を、 (2n-1)個から (2(n+1)-3)個までの範囲で2個単位で増減させる連結数切換手段と、該連結数切換手段を介して、前記パルス周回回路内でのパルス信号の周回中の一回だけ、前記反転回路の連結個数を外部から入力される遅延時間を表すデジタルデータの下位(n-1)ビットに対応した連結個数に制御し、常時は前記反転回路の連結個数を最小の (2n-1)個に制御する連結数制御手段と、前記パルス周回回路内でのパルス信号の周回回数をカウントし、該カウント値が前記デジタルデータの下位(n-1)ビットを除く上位ビットデータに対応した値に達したことを検出するカウント手段と、該カウント手段にてカウント値が前記デジタルデータの上位ビットデータに対応した値に達した旨が検出されると、前記パルス周回回路内の所定の反転回路に入力されるパルス信号を取り込み、該パルス信号の反転タイミングに同期して所定幅のパルス信号を発生するパルス信号発生手段と、を備えると共に、前記パルス周回回路内にて前記連結数切換手段により増減される反転回路の反転動作時間を全て所定の基本反転動作時間に設定し、しかも、前記パルス周回回路内で常にパルス信号が通過する (2n-1)個の反転回路の内の1個以上の反転動作時間を前記基本反転動作時間とは異なる時間に設定することにより、前記反転回路の連結個数が最小の (2n-1)個であるときに前記パルス周回回路内をパルス信号が2周するのに要する時間が、前記反転回路の連結個数が最大の (2(n+1)-3)個のときに前記パルス周回回路内をパルス信号が1周するのに要する時間に基本反転動作時間の2倍の時間を加えた時間となるように調整してなることを特徴とするデジタル制御遅延装置。
IPC (2)：
Return to Previous Page
