Pat

J-GLOBAL ID：200903077820163034

MOSトランジスタおよびその製造方法

Inventor： 大野 圭一
Applicant, Patent owner： ソニー株式会社
Agent (1)： 船橋 国則
Gazette classification：公開公報
Application number (International application number)：1992203117
Publication number (International publication number)：1994021450
Application date： Jul. 06, 1992
Publication date： Jan. 28, 1994
Summary：

【要約】【目的】 本発明は、MOSトランジスタのソース・ドレイン領域の下部に絶縁層を形成することにより、ソース・ドレイン領域に係る接合容量をほとんど無くして、低電圧での駆動を可能にするとともに高速動作を可能にし、しかも接合リークを低減して電気的特性の向上を図る。【構成】 半導体基板11の上面にゲート絶縁膜12を介してゲート電極13を形成し、ゲート電極13の両側における半導体基板11の上層に拡散層領域16,17を形成する。またゲート電極13を覆う状態に絶縁部15を設ける。各拡散層領域16,17に対してゲート電極13とは反対側の半導体基板11中には絶縁層18,19を設ける。さらに絶縁層18,19上に各拡散層領域16,17に接続するソース・ドレイン領域20,21を設けたものである。

Claim (excerpt)：

半導体基板の上面にゲート絶縁膜を介して形成したゲート電極と、前記ゲート電極の両側における前記半導体基板の上層に形成した拡散層領域と、前記ゲート電極を覆う状態に設けた絶縁部と、前記各拡散層領域に対してゲート電極とは反対側の前記半導体基板中に設けた絶縁層と、前記各拡散層領域に接続するもので、前記絶縁層上に設けたソース・ドレイン領域とよりなることを特徴とするMOSトランジスタ。

IPC (2)：

H01L 29/784 ,  H01L 21/336

FI (2)：

H01L 29/78 301 S ,  H01L 29/78 301 L

Patent cited by the Patent：

Cited by examiner (4)

• 特開平1-191475
  
• 特開昭62-143472
  
• 特開昭63-155566
  
• 特開昭63-107170