Pat
J-GLOBAL ID：200903077870562622
半導体試験装置における試験信号のタイミング校正装置
Inventor：
Applicant, Patent owner：
Gazette classification：公開公報
Application number (International application number)：1995234686
Publication number (International publication number)：1997061503
Application date： Aug. 21, 1995
Publication date： Mar. 07, 1997
Summary：
【要約】【目的】 本発明は、半導体試験装置の試験信号のタイミング校正において、試験信号が多ピンに出力される場合でも、温度変化により発生するピン間の位相誤差を、校正するピン毎に基準ピンに対して温度による位相の遅れを補正することにより、試験信号のピン間の位相誤差が発生しない校正がおこなえるようにすることを目的とする。【構成】 半導体試験装置の内部温度の変化を検出するシステムループと、システムのタイミング校正用のループとで、システムループによる微小温度変化に対するタイミング校正用ループの位相の微小変化から温度補正係数をもとめて、各ピンの基準位相値の校正を行うときに温度変化分の位相遅れを位相の補正値として差し引く構成手段とする。
Claim (excerpt)：
デバイスへ供給する複数試験信号のタイミング校正において、予め、複数試験信号個々の温度補正係数Kを求め、このデータを格納保存する記憶手段を設け、校正実施中の温度変化を検出する温度変化検出手段を設け、各ピン校正実施の都度、前記温度変化検出手段による装置内温度変化を検出し、前記記憶手段から対応するピンの温度補正係数Kを受けて、温度変化の補正量を算出して補正し、これをタイミング遅延調整手段に与えて各ピンのタイミングを校正する制御手段を設け、以上を具備していることを特徴とした半導体試験装置における試験信号のタイミング校正装置。
IPC (2)：
FI (2)：
G01R 31/28 R
, G01R 31/30
