Pat

J-GLOBAL ID：200903077876992246

昇降計測回路

Inventor： 出山 邦夫
Applicant, Patent owner： 日本航空電子工業株式会社
Agent (1)： 八幡 義博
Gazette classification：公開公報
Application number (International application number)：1994261140
Publication number (International publication number)：1996102632
Application date： Sep. 30, 1994
Publication date： Apr. 16, 1996
Summary：

【要約】【目的】 安価な構成の昇降計測回路を提供する。【構成】 上昇コンパレータ4aと下降コンパレータ4bは加算器3の出力値と上昇基準値VUP及び下降基準値VDOWNとの大小比較結果に基づき上昇信号・下降信号を出力する。カウンタ12は、上昇信号・下降信号の発生期間内にクロック発生器10から入力するクロックに従いダウンカウント・アップカウントの動作をし、そのカウント値がD/Aコンバータ13を介して加算器に帰還値として入力する。この帰還ループにより加算器の出力電圧は常に動作点(2.8V)に戻る動作を繰り返す。その結果、ブザー9は機体の上昇・下降の度合いを音の高低・長短で区別して鳴動する。

Claim (excerpt)：

気圧に比例した電圧を出力する半導体圧力センサを備え、上昇信号及び下降信号に従い機体の上昇及び下降の度合いを音で報知する昇降計測回路において; 半導体圧力センサの出力値と帰還値とを加算する加算器と;加算器の出力値と上昇基準値及び下降基準値との大小比較結果に基づき前記上昇信号及び下降信号を出力する上昇コンパレータ及び下降コンパレータと; クロック発生器と; 上昇信号の発生期間内にクロック発生器から入力するクロックに従いダウンカウント動作をし、下降信号の発生期間内にクロック発生器から入力するクロックに従いアップカウント動作をするカウンタと; カウンタのカウント値をアナログ化しそれを前記帰還値として出力するD/Aコンバータと;を備えたことを特徴とする昇降計測回路。

IPC (4)：

H03G 3/20 ,  G01C 5/06 ,  G01L 9/04 101 ,  H03G 1/00