Pat
J-GLOBAL ID：200903077909572280
薄膜トランジスタの製造方法
Inventor：
,
Applicant, Patent owner：
Agent (1)：
西野 卓嗣
Gazette classification：公開公報
Application number (International application number)：1993300575
Publication number (International publication number)：1995153965
Application date： Nov. 30, 1993
Publication date： Jun. 16, 1995
Summary：
【要約】【目的】 ゲート電極をCrのテーパーエッチングで形成し、ステップカバレッジを改善する。【構成】第1に、エッチャントととして、硝酸セリウムアンモニウム、硝酸及び水の混合液で、硝酸の濃度を30wt%にしたものを用いる、第2に、プリベークの温度を70°以下にする、第3に、エッチャントの温度を室温以上にすることにより、レジスト膜の密着性を低くする。これにより、サイドエッチを多くしてテーパー角の小さい断面形状を有したゲート電極(11)が得られる。
Claim (excerpt)：
基板上に形成されたゲート電極、絶縁膜を挟んで前記ゲート電極上に形成された非単結晶半導体層、該非単結晶半導体層の両端に被覆するソース及びドレイン電極より構成される薄膜トランジスタの製造方法において、前記ゲート電極は、Crを成膜する工程と、硝酸セリウムアンモニウム、硝酸及び水を主成分とする混合液をエッチャントに用いた前記Crのエッチング工程を有するフォトリソグラフィ工程により形成されることを特徴とする薄膜トランジスタの製造方法。
IPC (3)：
H01L 29/786
, G02F 1/136 500
, H01L 29/40
