Pat

J-GLOBAL ID：200903077912165645

半導体装置の素子分離構造

Inventor： 河野 憲司
Applicant, Patent owner： 株式会社デンソー
Agent (1)： 恩田 博宣 (外1名)
Gazette classification：公開公報
Application number (International application number)：1999311639
Publication number (International publication number)：2001135719
Application date： Nov. 01, 1999
Publication date： May. 18, 2001
Summary：

【要約】【課題】PN接合分離とトレンチ絶縁分離を組み合わせた接合・トレンチ分離構造において、耐圧を確保しつつ寄生トランジスタ動作を抑制できる半導体装置の素子分離構造を提供する。【解決手段】p+ 型シリコン基板1の上に、n- 型シリコン層2、n+ 型シリコン層3、n- 型シリコン層4が形成されている。p型シリコン基板1はボロン濃度が1×1019cm-3と高濃度である。n- 型シリコン層2はリン濃度が1×1015cm-3と低濃度である。深さ方向に延びるトレンチ5は、n- 型シリコン層4からp型シリコン基板1に達している。n- 型シリコン層4にはNPNトランジスタ(pウェル領域6、n+ 型領域7、ディープn+ 領域10)が形成されている。

Claim (excerpt)：

第1導電型の半導体基板(1)の上において第2導電型の埋め込み半導体層(3)及びその上に第2導電型の素子形成用半導体層(4)が形成されるとともに、前記素子形成用半導体層(4)から深さ方向に延びるトレンチ(5)を備えた半導体装置の素子分離構造において、前記半導体基板(1)を高濃度とするとともに、前記半導体基板(1)と前記埋め込み半導体層(3)との間に、当該基板(1)及び埋め込み半導体層(3)よりも低濃度な半導体層(2)を挿入したことを特徴とする半導体装置の素子分離構造。

IPC (6)：

H01L 21/76 ,  H01L 21/8234 ,  H01L 27/088 ,  H01L 27/08 331 ,  H01L 21/331 ,  H01L 29/73

FI (5)：

H01L 27/08 331 A ,  H01L 21/76 M ,  H01L 21/76 L ,  H01L 27/08 102 A ,  H01L 29/72

F-Term (31)：

5F003AP04 ,  5F003BA23 ,  5F003BA27 ,  5F003BH08 ,  5F003BH99 ,  5F003BJ15 ,  5F003BM01 ,  5F003BP31 ,  5F032AA35 ,  5F032AA45 ,  5F032AA47 ,  5F032AA49 ,  5F032AA64 ,  5F032CA01 ,  5F032CA17 ,  5F032CA18 ,  5F032CA20 ,  5F032DA12 ,  5F048AA03 ,  5F048AA04 ,  5F048AC03 ,  5F048AC05 ,  5F048BA03 ,  5F048BA07 ,  5F048BA12 ,  5F048BF02 ,  5F048BF07 ,  5F048BF12 ,  5F048BG14 ,  5F048BH03 ,  5F048CA03

Patent cited by the Patent：

Cited by examiner (3)

• 特開昭59-124153
  
• 特開昭62-026852
  
• 特開平1-149464
  

Article cited by the Patent：

Cited by examiner (1)

• "Physics of Semiconductor Devices", 1981, SECOND EDITION, p.32