Pat

J-GLOBAL ID：200903078063914643

半導体集積回路装置およびその製造方法

Inventor： 一瀬 勝彦 ,  三谷 真一郎
Applicant, Patent owner： 株式会社日立製作所
Agent (1)： 筒井 大和
Gazette classification：公開公報
Application number (International application number)：1995174541
Publication number (International publication number)：1997027556
Application date： Jul. 11, 1995
Publication date： Jan. 28, 1997
Summary：

【要約】【目的】 MISFETにおいて、動作速度の高速化とラッチアップ耐性の向上による高信頼度化を実現する。【構成】 入出力部の3重ウエルは、p型の半導体基板1の表面近傍で不純物濃度が最も高い深いn型ウエル6と、半導体基板1の主面上に形成されたLOCOS酸化膜4の直下近傍で不純物濃度が最も高い浅いp型ウエル11によって構成されているので、半導体基板1の表面近傍で不純物濃度が低く、半導体基板1の内部で不純物濃度が高くなる。従って、半導体基板1の表面近傍に形成される高濃度ソース, ドレイン領域17とウエル領域間の寄生容量は低減され、さらに、半導体基板1の内部の抵抗が低くなり、ラッチップ耐性が向上する。

Claim (excerpt)：

半導体基板と反対の導電型である第1のウエルおよび前記第1のウエルの内側に形成された第2のウエルによって構成されるウエル領域を有する半導体集積回路装置であって、前記第1のウエルは前記半導体基板の表面近傍で不純物濃度の最も高いフラットウエル、前記第2のウエルは前記半導体基板の表面から所定の深さの領域で不純物濃度の最も高いレトログレードウエルであることを特徴とする半導体集積回路装置。

IPC (4)：

H01L 21/8238 ,  H01L 27/092 ,  H01L 21/265 ,  H01L 27/08 331

FI (3)：

H01L 27/08 321 B ,  H01L 27/08 331 B ,  H01L 21/265 F