Pat
J-GLOBAL ID：200903078107616394
半導体集積装置の製造方法
Inventor：
Applicant, Patent owner：
Agent (1)：
鈴木 弘男
Gazette classification：公開公報
Application number (International application number)：1995157296
Publication number (International publication number)：1997008063
Application date： Jun. 23, 1995
Publication date： Jan. 10, 1997
Summary：
【要約】【目的】 高精度の抵抗素子を実現するために、ゲート金属材料、オーミック電極材料を抵抗素子の材料に使用することを可能にした半導体集積装置の製造方法を提供すること。【構成】 半絶縁性GaAs基板上に導電層を有し前記導電層とオーム性接合するソース電極およびドレイン電極の2つのオーミック電極、および前記オーミック電極に挟まれるゲート電極からなる半導体素子を形成する工程、前記半絶縁性GaAs基板上に抵抗素子となる金属を堆積する工程、前記抵抗素子となる金属を加工する工程、前記金属を用いた抵抗素子の抵抗値を測定する工程、前記抵抗素子と外部を電気的に接続する2つ以上のスルーホールのうち異なるスルーホールを2回以上に分けて連続的に露光を行う工程、前記抵抗素子金属上に形成する前記スルーホールを全て同時にエッチングして形成する工程、配線を形成する工程を有する。
Claim (excerpt)：
半絶縁性GaAs基板上に導電層を有し前記導電層とオーム性接合するソース電極およびドレイン電極の2つのオーミック電極、および前記オーミック電極に挟まれるゲート電極からなる半導体素子を形成する工程、前記半絶縁性GaAs基板上に抵抗素子となる金属を堆積する工程、前記抵抗素子となる金属を加工する工程、前記金属を用いた抵抗素子の抵抗値を測定する工程、前記抵抗素子と外部を電気的に接続する2つ以上のスルーホールのうち異なるスルーホールを2回以上に分けて連続的に露光を行う工程、前記抵抗素子金属上に形成する前記スルーホールを全て同時にエッチングして形成する工程、配線を形成する工程を有することを特徴とする半導体集積装置の製造方法。
IPC (7)：
H01L 21/338
, H01L 29/812
, H01L 21/203
, H01L 21/28
, H01L 21/66
, H01L 27/04
, H01L 21/822
H01L 29/80 F
, H01L 21/203 M
, H01L 21/28 D
, H01L 21/66 Z
, H01L 27/04 P
Cited by examiner (6)
Show all
Return to Previous Page
